JPS6173992A - 画像処理装置の制御方法 - Google Patents
画像処理装置の制御方法Info
- Publication number
- JPS6173992A JPS6173992A JP59197039A JP19703984A JPS6173992A JP S6173992 A JPS6173992 A JP S6173992A JP 59197039 A JP59197039 A JP 59197039A JP 19703984 A JP19703984 A JP 19703984A JP S6173992 A JPS6173992 A JP S6173992A
- Authority
- JP
- Japan
- Prior art keywords
- access
- time
- cpu
- image
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
演算処理装置（以下ＣＰＵという）と、画像コントロー
ラ、例えばＣＲＴコントローラのビデオランダムアクセ
スメモリ （以下ＲＡＭという）にアクセスする方法に
関するものである。
ラ、例えばＣＲＴコントローラのビデオランダムアクセ
スメモリ （以下ＲＡＭという）にアクセスする方法に
関するものである。
第２図は従来の画像処理装置の一例を示すブロック図で
ある。図中１は画像表示装置、列えばＣＲＴであり、２
はこのＣＲＴｌに画像信号を与えるＣＲＴコントローラ
、３はＣＰＵ、４は上記ＣＲＴコントローラ２とＣＰＵ
３からアクセスに従い信号を記録・読出しするビデオＲ
Ａ Ｍである。
ある。図中１は画像表示装置、列えばＣＲＴであり、２
はこのＣＲＴｌに画像信号を与えるＣＲＴコントローラ
、３はＣＰＵ、４は上記ＣＲＴコントローラ２とＣＰＵ
３からアクセスに従い信号を記録・読出しするビデオＲ
Ａ Ｍである。
５ａは、ＣＲＴコントローラ２とＣＰＵ３がビデオＲＡ
Ｍ４をアクセスするタイミングを切換えるセレクタとし
ての第１セレクタである。５ｂはビデオＲＡＭ４の読出
し信号を第１セレクタ５ａと同ＲにＣＲＴコントローラ
２とＣＰＵ３のアクセスとに切換えて出力する第２セレ
クタであり、６゜７はこの第２セレクタ５ｂによって振
り分けられた信号をそれぞれ一時的に保持しておくラッ
チである。８はラッチ６からの並列信号を直列信号に変
換しＣＲＴｌに供給するパラレル／シリアル変換器であ
る。
Ｍ４をアクセスするタイミングを切換えるセレクタとし
ての第１セレクタである。５ｂはビデオＲＡＭ４の読出
し信号を第１セレクタ５ａと同ＲにＣＲＴコントローラ
２とＣＰＵ３のアクセスとに切換えて出力する第２セレ
クタであり、６゜７はこの第２セレクタ５ｂによって振
り分けられた信号をそれぞれ一時的に保持しておくラッ
チである。８はラッチ６からの並列信号を直列信号に変
換しＣＲＴｌに供給するパラレル／シリアル変換器であ
る。
次に以上のような構成による従来の画像処理装置の制御
方法を第３図〜第５図を併用して説明する。なお、第３
図はＣＲＴコントローラ２のアクセスのタイミングを示
す動作タイミング図、第４図はＣＲＴｌの画面走査出力
を示す図、第５図は従来のＣＲＴコントローラ２とＣＰ
Ｕ３によりビデオＲＡＭ４をアクセスするタイミングを
示す波形図である。通常、ビデオＲＡＭ４には第３図の
ように所定周期Ｔ毎に２定時間ＴＩの間ＣＲＴコントロ
ーラ２からアクセスされるようになっている。このとき
ビデオＲＡＭ４の出力は第２セレクタ５ｂによりラッチ
６に切換えられ、パラレル／シリアル変換器８を介して
ＣＲＴｌに供給されている。ただし、ＣＲＴコントロー
ラ２によるアクセスは、第４図の実線部で示した水平走
査期間Ｈ中のみ行われ、水平帰還期間Ｈｒと垂直走査期
間Ｖが終了する毎にある垂直帰還期間ＶｒＯ間は行われ
ない。そこで、このＣＲＴコントローラ２がアクセスし
ない水平帰還期間Ｈｒと垂直帰還期間ＶｒＯ間を利用し
そ、ＣＰＵ３からのアクセスに切換えるようにしている
。また、他の方法として、第５図のように水平走査期間
ＨにＣＲＴコントローラ２とＣＰＵ３のアクセスを交互
に行う制御方法もある。なお、図中ＴＡはＣＲＴによる
アクセス時間、ＡはＣＰＵ３によるアクセス 時間を示
している。
方法を第３図〜第５図を併用して説明する。なお、第３
図はＣＲＴコントローラ２のアクセスのタイミングを示
す動作タイミング図、第４図はＣＲＴｌの画面走査出力
を示す図、第５図は従来のＣＲＴコントローラ２とＣＰ
Ｕ３によりビデオＲＡＭ４をアクセスするタイミングを
示す波形図である。通常、ビデオＲＡＭ４には第３図の
ように所定周期Ｔ毎に２定時間ＴＩの間ＣＲＴコントロ
ーラ２からアクセスされるようになっている。このとき
ビデオＲＡＭ４の出力は第２セレクタ５ｂによりラッチ
６に切換えられ、パラレル／シリアル変換器８を介して
ＣＲＴｌに供給されている。ただし、ＣＲＴコントロー
ラ２によるアクセスは、第４図の実線部で示した水平走
査期間Ｈ中のみ行われ、水平帰還期間Ｈｒと垂直走査期
間Ｖが終了する毎にある垂直帰還期間ＶｒＯ間は行われ
ない。そこで、このＣＲＴコントローラ２がアクセスし
ない水平帰還期間Ｈｒと垂直帰還期間ＶｒＯ間を利用し
そ、ＣＰＵ３からのアクセスに切換えるようにしている
。また、他の方法として、第５図のように水平走査期間
ＨにＣＲＴコントローラ２とＣＰＵ３のアクセスを交互
に行う制御方法もある。なお、図中ＴＡはＣＲＴによる
アクセス時間、ＡはＣＰＵ３によるアクセス 時間を示
している。
上記のような従来の画像処理装置の制御方法においては
、いずれもＣＰＵ３のビデオＲＡＭ４へのアクセスは任
意のタイミングで行えず、ＣＰＵ３では待機状態を生じ
てしまう。特に水平帰還期間Ｈｒと垂直帰還期間Ｖｒに
ＣＰＵ３のアクセスを行う方法では、その待機時間も大
きくなりＣＰＵ３の処理効率が悪かった。また、水平走
査期間Ｈ中にＣＲＴコントローラ２とＣＰＵ３のアクセ
スを交互に行う方法も、水平走査成分の画素数が多く７
Ｆｌ＠Ｔが小さくなると、アクセスに要する時間が限ら
れ、ＣＲＴコントローラ２のアクセスしか行えなくなり
、ＣＰＵ３のアクセスは行えない。このように従来の方
法では、ＣＰＵ３のアクセスするタイミングが固定化さ
れているので、任意のタイミングでアクセスできずＣＰ
Ｕ３の処れたもので、ＣＰＵのビデオＲＡＭにアクセス
するタイミングを任意に行えるようにして、ＣＰＵの処
理効率を向上できる画像処理装置の制御方法を提供する
ことを目的とするものである。
、いずれもＣＰＵ３のビデオＲＡＭ４へのアクセスは任
意のタイミングで行えず、ＣＰＵ３では待機状態を生じ
てしまう。特に水平帰還期間Ｈｒと垂直帰還期間Ｖｒに
ＣＰＵ３のアクセスを行う方法では、その待機時間も大
きくなりＣＰＵ３の処理効率が悪かった。また、水平走
査期間Ｈ中にＣＲＴコントローラ２とＣＰＵ３のアクセ
スを交互に行う方法も、水平走査成分の画素数が多く７
Ｆｌ＠Ｔが小さくなると、アクセスに要する時間が限ら
れ、ＣＲＴコントローラ２のアクセスしか行えなくなり
、ＣＰＵ３のアクセスは行えない。このように従来の方
法では、ＣＰＵ３のアクセスするタイミングが固定化さ
れているので、任意のタイミングでアクセスできずＣＰ
Ｕ３の処れたもので、ＣＰＵのビデオＲＡＭにアクセス
するタイミングを任意に行えるようにして、ＣＰＵの処
理効率を向上できる画像処理装置の制御方法を提供する
ことを目的とするものである。
本発明Ｃ二係る画像処理装置の制御方法は、所定のアク
セスサイクルＴで２定時間ＴＩに画像コントローラのア
クセスタイムを設定するとともに、任意のアクセスサイ
クル中の画像コントローラアクセス時間ＴＩ中に中央演
算処理装置のアクセスの要求が存在すれば画像コントロ
ーラのアクセス終了直後に中央演算処理装置アクセスタ
イムを割り当るようにするものである。
セスサイクルＴで２定時間ＴＩに画像コントローラのア
クセスタイムを設定するとともに、任意のアクセスサイ
クル中の画像コントローラアクセス時間ＴＩ中に中央演
算処理装置のアクセスの要求が存在すれば画像コントロ
ーラのアクセス終了直後に中央演算処理装置アクセスタ
イムを割り当るようにするものである。
本発明においては、中央演算処理装置の要求が意のタイ
ミングで中央演算処理装置のアクセスを行なえる。
ミングで中央演算処理装置のアクセスを行なえる。
第１図は本発明による画像処理装置の制御方法を示す動
作タイミング図であり、上記従来例と同一構成要素には
同符号を付しその説明は省略する。
作タイミング図であり、上記従来例と同一構成要素には
同符号を付しその説明は省略する。
なお、本実施例の構成は第２図と同じである。第１図は
水平走査期間Ｈ内に行われるＣＲＴコントローラ２とＣ
ＰＵ３のビデオＲＡＭ４へのアクセスタイミングを示す
。同図から明らかなように通常の区間ａ ％ ｂでは水
平走査中にＣＲＴコントローラ２によるアクセスが行わ
れＣＲＴコントローラがビデオＲＡＭを独占している。
水平走査期間Ｈ内に行われるＣＲＴコントローラ２とＣ
ＰＵ３のビデオＲＡＭ４へのアクセスタイミングを示す
。同図から明らかなように通常の区間ａ ％ ｂでは水
平走査中にＣＲＴコントローラ２によるアクセスが行わ
れＣＲＴコントローラがビデオＲＡＭを独占している。
ＣＲＴコントローラのアクセスタイムＴ１は、ビデオＲ
ＡＭアツセスの最小時間から設定する。また、ＣＲＴコ
ントローラのアクセスサイクルは、１回のラッチデータ
をパラレル／シリアル変換後ＣＲＴへ出力する最大時間
Ｔになるが、本発明は、時間Ｔｌ内にＣＲＴコントロー
ラのアクセスとＣＰＵのアクセス切り換えが無理な場合
洛１〉Ｔ）のみ有効となる。
ＡＭアツセスの最小時間から設定する。また、ＣＲＴコ
ントローラのアクセスサイクルは、１回のラッチデータ
をパラレル／シリアル変換後ＣＲＴへ出力する最大時間
Ｔになるが、本発明は、時間Ｔｌ内にＣＲＴコントロー
ラのアクセスとＣＰＵのアクセス切り換えが無理な場合
洛１〉Ｔ）のみ有効となる。
ここで、区間ｂ ％ ＣのＣＲＴコントローう２のＣＰ
Ｕ３のアクセスを２定時間Ｔ１行ない、このＣＰＵ３の
アクセス終了後再びＣＲＴコントローラ２のアクセスに
切換える。ここで、このＣＰＵ３がアクセスを要求した
Ｃ ＲＴコントローラ２のアクセスタイムから、ＣＰＵ
３のアクセスの次のＣＲＴコントローラ２のアクセスタ
イムまでの区間ｂ〜ｄは周期Ｔの２倍として同期をとる
ようにする。その後、ｄ時点から再び周期ＴでＣＲＴコ
ントローラ２のアクセスが行われる。従って、ＣＰＵ３
のアクセスは、ＣＰＵ３のアクセス要求により任意のタ
イミングで行うことができる。
Ｕ３のアクセスを２定時間Ｔ１行ない、このＣＰＵ３の
アクセス終了後再びＣＲＴコントローラ２のアクセスに
切換える。ここで、このＣＰＵ３がアクセスを要求した
Ｃ ＲＴコントローラ２のアクセスタイムから、ＣＰＵ
３のアクセスの次のＣＲＴコントローラ２のアクセスタ
イムまでの区間ｂ〜ｄは周期Ｔの２倍として同期をとる
ようにする。その後、ｄ時点から再び周期ＴでＣＲＴコ
ントローラ２のアクセスが行われる。従って、ＣＰＵ３
のアクセスは、ＣＰＵ３のアクセス要求により任意のタ
イミングで行うことができる。
本発明は以上説明したように、所定のアクセスサイクル
Ｔで２定時間ＴＩに画像コントローラのアクセスタイム
を設定するとともに、任意のアクセスサイクル中の画像
コントローラアクセス時間Ｔ１中に中央演算処理装置の
アクセスの要求が存在すれば画像コントローラのアクセ
ス終了直後に中央演算処理装置のアクセスタイムを割り
当てるようにしたことにより、中央演算処理装置のビデ
オランダムアクセスメモリにアクセスするタイミングを
任意にでき、中央演算処理装置の処理効率が向上すると
いう効果を有する。
Ｔで２定時間ＴＩに画像コントローラのアクセスタイム
を設定するとともに、任意のアクセスサイクル中の画像
コントローラアクセス時間Ｔ１中に中央演算処理装置の
アクセスの要求が存在すれば画像コントローラのアクセ
ス終了直後に中央演算処理装置のアクセスタイムを割り
当てるようにしたことにより、中央演算処理装置のビデ
オランダムアクセスメモリにアクセスするタイミングを
任意にでき、中央演算処理装置の処理効率が向上すると
いう効果を有する。
第１図は本発明による画像処理装置の制御方法を示す動
作タイミング図、第２図は従来及び本発明の画像処理装
置の制御方法を実現する一例としてのブロック図、第３
図は従来におけるＣＲＴコントローラのアクセスのタイ
ミングを示す動作タイミング図、第４図はＣＲＴの画面
走査出力を示す図、第５図は従来の画像処理装置の制御
方法の一例を示す動作タイミング図である。 １・・・ＣＲＴ、２・・・ＣＲＴコントローラ、３・・
・ＣＰＵ、４・・・ビデオＲＡＭ、５・・・セレクタ。 なお、図中同一または相当部分には同一符号を用いてい
る。 代理人 大 岩 増 雄 （ほか２名）第 １鴫 第３図
作タイミング図、第２図は従来及び本発明の画像処理装
置の制御方法を実現する一例としてのブロック図、第３
図は従来におけるＣＲＴコントローラのアクセスのタイ
ミングを示す動作タイミング図、第４図はＣＲＴの画面
走査出力を示す図、第５図は従来の画像処理装置の制御
方法の一例を示す動作タイミング図である。 １・・・ＣＲＴ、２・・・ＣＲＴコントローラ、３・・
・ＣＰＵ、４・・・ビデオＲＡＭ、５・・・セレクタ。 なお、図中同一または相当部分には同一符号を用いてい
る。 代理人 大 岩 増 雄 （ほか２名）第 １鴫 第３図
Claims (1)
- ビデオランダムアクセスメモリを介して画像表示装置を
制御する画像コントローラと、上記ビデオランダムアク
セスメモリにデータを記憶しかつ読出して演算動作を実
行する中央演算処理装置と、画像コントローラがビデオ
ランダムアクセスメモリにアクセスするタイミングと、
中央演算処理装置がビデオランダムアクセスメモリにア
クセスするタイミングを切換えるセレクタを備えた画像
処理装置の制御方法において、所定のアクセスサイクル
Ｔで一定時間Ｔ１に画像コントローラのアクセスタイム
を設定するとともに、任意のアクセスサイクル中の画像
コントローラアクセス時間Ｔ１中に中央演算処理装置の
アクセスの要求が存在すれば画像コントローラのアクセ
ス終了直後に中央演算処理装置のアクセスタイムを割り
当てるようにしたことを特徴とする画像処理装置の制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197039A JPS6173992A (ja) | 1984-09-20 | 1984-09-20 | 画像処理装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59197039A JPS6173992A (ja) | 1984-09-20 | 1984-09-20 | 画像処理装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6173992A true JPS6173992A (ja) | 1986-04-16 |
Family
ID=16367706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59197039A Pending JPS6173992A (ja) | 1984-09-20 | 1984-09-20 | 画像処理装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173992A (ja) |
-
1984
- 1984-09-20 JP JP59197039A patent/JPS6173992A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156904A (en) | Computer systems having a common memory shared between a central processor and a CRT display | |
| US4581611A (en) | Character display system | |
| JPS6173992A (ja) | 画像処理装置の制御方法 | |
| JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
| JPS61114351A (ja) | メモリ制御装置 | |
| RU2023314C1 (ru) | Устройство для отображения знаков на экране телевизионного индикатора | |
| JPS6252590A (ja) | 画面メモリのアクセス制御方式 | |
| JP2776125B2 (ja) | 画像再生装置 | |
| JPH0548474B2 (ja) | ||
| JP2555786Y2 (ja) | 多チャンネルデータ同時転送表示装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| KR890006187Y1 (ko) | 비디오 램의 데이터 기입회로 | |
| KR920008225B1 (ko) | 디스플레이 문자 저장용 메모리 제어회로 및 방법 | |
| JPS6252678A (ja) | 画面メモリのアクセス制御方式 | |
| JPH02201496A (ja) | 表示制御装置の輝度変換テーブル制御方法 | |
| JPS59210484A (ja) | Ｒａｍの時分割高速アクセス方式 | |
| JPH036510B2 (ja) | ||
| JPS6353588A (ja) | 表示装置 | |
| JPS5960482A (ja) | Ｃｒｔ装置 | |
| JPS644194B2 (ja) | ||
| JPS61264463A (ja) | バス制御方式 | |
| JPS58224382A (ja) | Ｃｒｔ表示用イメ−ジメモリのアクセス回路 | |
| JPS6252591A (ja) | 画面メモリのアクセス制御方式 | |
| JPS5897086A (ja) | 画像メモリ用デ−タ転送回路 | |
| JPS58102290A (ja) | 文字表示制御回路 |