JPS6178227A - 信号の高分解能デイジタル化方法と装置 - Google Patents
信号の高分解能デイジタル化方法と装置Info
- Publication number
- JPS6178227A JPS6178227A JP60203223A JP20322385A JPS6178227A JP S6178227 A JPS6178227 A JP S6178227A JP 60203223 A JP60203223 A JP 60203223A JP 20322385 A JP20322385 A JP 20322385A JP S6178227 A JPS6178227 A JP S6178227A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- value
- segment
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000005259 measurement Methods 0.000 claims description 50
- 238000010586 diagram Methods 0.000 description 4
- 238000013213 extrapolation Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ−ディジタル変換器（Ａ−Ｄ変換器
）により大きなダイナミックレンジを有する信号を高分
解能でディジタル化するための方法、およびその方法を
実施するための装置に関する。
）により大きなダイナミックレンジを有する信号を高分
解能でディジタル化するための方法、およびその方法を
実施するための装置に関する。
ディジタル化のためには、必要な高い分解能で全測定範
囲をカバーする十分に大きなビット数を有する変換器が
使用され得よう。しかし、この方法は妥当でない長い変
換時間を要し、また非常に高価なＡ−Ｄ変換器を必要と
する。
囲をカバーする十分に大きなビット数を有する変換器が
使用され得よう。しかし、この方法は妥当でない長い変
換時間を要し、また非常に高価なＡ−Ｄ変換器を必要と
する。
本発明の目的は、冑頭に記載した種類の方法であって、
高速かつ経済的にディジタル化を行い得る方法を提供す
ることである。
高速かつ経済的にディジタル化を行い得る方法を提供す
ることである。
この目的は、本発明によれば、特許請求の範囲第１項に
記載の方法により達成される。この本発明による方法で
は、測定範囲が一層小さい測定セグメントに分割され、
また減ぜられたビット数を有する１つのＡ−Ｄ変換器が
使用され、そのビット数に相当する測定範囲は選択され
た測定セグメントの大きさに相当している。その際、Ａ
−Ｄ変換器のディジタル出力信号は１つの測定セグメン
ト選択器を、変換すべき信号が選択された測定セグメン
ト内に位置するように制御する。その際、個々の測定セ
グメントの間の境界で出力信号内になお不連続性が生ず
る。なぜならば、全測定範囲内の測定セグメントの位置
を設定し得る精度はＡ−Ｄ変換器の高分解能の精度に相
当しないからである。測定セグメントの重なりにより先
ず一旦、変換すべき信号が確実に１つの測定セグメント
内に位置することが保証される。少なくともＡ−Ｄ変換
器の最後の２つの情報から１つの新しいディジタル信号
値が外挿されることによって、不連続性はほぼ消去され
る。最も簡単な場合には、外挿は最後の２つの値の間の
直線外挿であってよい。
記載の方法により達成される。この本発明による方法で
は、測定範囲が一層小さい測定セグメントに分割され、
また減ぜられたビット数を有する１つのＡ−Ｄ変換器が
使用され、そのビット数に相当する測定範囲は選択され
た測定セグメントの大きさに相当している。その際、Ａ
−Ｄ変換器のディジタル出力信号は１つの測定セグメン
ト選択器を、変換すべき信号が選択された測定セグメン
ト内に位置するように制御する。その際、個々の測定セ
グメントの間の境界で出力信号内になお不連続性が生ず
る。なぜならば、全測定範囲内の測定セグメントの位置
を設定し得る精度はＡ−Ｄ変換器の高分解能の精度に相
当しないからである。測定セグメントの重なりにより先
ず一旦、変換すべき信号が確実に１つの測定セグメント
内に位置することが保証される。少なくともＡ−Ｄ変換
器の最後の２つの情報から１つの新しいディジタル信号
値が外挿されることによって、不連続性はほぼ消去され
る。最も簡単な場合には、外挿は最後の２つの値の間の
直線外挿であってよい。
しかし、一層多くの情報値を使用し、実際の曲線経過を
一層良好に近似するアルゴリズムを使用することもでき
る。Ａ−Ｄ変換器のサンプリング周波数が変換すべき信
号の周波数範囲に比較して十分に高ければ、実際の信号
値と先行の外挿された信号値との間の誤差は十分に小さ
くされ得る。それによって、外挿された信号値は新しい
測定セグメント内の後続の信号値に対する１つの基準を
示す。
一層良好に近似するアルゴリズムを使用することもでき
る。Ａ−Ｄ変換器のサンプリング周波数が変換すべき信
号の周波数範囲に比較して十分に高ければ、実際の信号
値と先行の外挿された信号値との間の誤差は十分に小さ
くされ得る。それによって、外挿された信号値は新しい
測定セグメント内の後続の信号値に対する１つの基準を
示す。
すなわち、この方法により、実際上一定に保たれる高い
分解能で信号のディジタル化を全測定範囲にわたって行
う高速かつ経済的なＡ−Ｄ変換器が得られる。その際、
外挿された信号値は直接に変更された測定セグメント内
の第１の値として、すなわち本来ならば測定精度に関し
て不確実さを有する境界で、使用され得る。
分解能で信号のディジタル化を全測定範囲にわたって行
う高速かつ経済的なＡ−Ｄ変換器が得られる。その際、
外挿された信号値は直接に変更された測定セグメント内
の第１の値として、すなわち本来ならば測定精度に関し
て不確実さを有する境界で、使用され得る。
それによって、信号の連続的な差は全測定範囲内の測定
セグメント内の絶対位置に無関係に測定され得る。所望
の出力信号、すなわち所望のディジタル値がこれらの差
の加算により、絶対基準なしに、得られる。
セグメント内の絶対位置に無関係に測定され得る。所望
の出力信号、すなわち所望のディジタル値がこれらの差
の加算により、絶対基準なしに、得られる。
本発明の１つの実施態様では、測定セグメントの変更の
直後に測定された外挿されない信号値が次回の差形成に
対する出発値として用いられる。
直後に測定された外挿されない信号値が次回の差形成に
対する出発値として用いられる。
絶対値測定のためには、測定セグメントの境界に存在し
得る誤差が、外挿された信号値と新しい測定セグメント
内で検出された第１の信号値との間の差が形成されかつ
この測定セグメントの位置の補正のために使用されるこ
とにより、消去され得る。絶対値は、この補正された信
号値から測定セグメントの位置に関する値と結びつけて
得られる。
得る誤差が、外挿された信号値と新しい測定セグメント
内で検出された第１の信号値との間の差が形成されかつ
この測定セグメントの位置の補正のために使用されるこ
とにより、消去され得る。絶対値は、この補正された信
号値から測定セグメントの位置に関する値と結びつけて
得られる。
本発明による方法を実施するための有利な装置では、測
定セグメントを設定するため、１つの差増幅器および１
つのディジタル−アナログ変換器（Ｄ−Ａ変換器）を有
する１つの測定範囲選択器が設けられており、差増幅器
の一方の入力端には変換すべき信号が、また他方の入力
端にはＤ−Ａ変換器の出力信号が与えられており、また
Ａ−Ｄ変換器の出力信号内の限界値の超過の際にＤ−Ａ
変換器が必要とされる測定セグメント変更に相応するビ
ットだけ切換えられる。この装置では、使用されるＤ−
Ａ変換器の分解能がＡ−Ｄ変換器の分解能よりもはるか
に低くてもよいようにすることが有利に実現される。Ｄ
−Ａ変換器の分解能は選択された測定セグメントに相当
していることしか必要としない。もし本発明による方法
を使用しなければ、原理的にＤ−Ａ変換器が最下位ビッ
トの１／２に相当する誤差を伴うことを甘受しなければ
ならない。従って、本発明による方法を使用しなければ
、このような回路は有意義でないであろう。
定セグメントを設定するため、１つの差増幅器および１
つのディジタル−アナログ変換器（Ｄ−Ａ変換器）を有
する１つの測定範囲選択器が設けられており、差増幅器
の一方の入力端には変換すべき信号が、また他方の入力
端にはＤ−Ａ変換器の出力信号が与えられており、また
Ａ−Ｄ変換器の出力信号内の限界値の超過の際にＤ−Ａ
変換器が必要とされる測定セグメント変更に相応するビ
ットだけ切換えられる。この装置では、使用されるＤ−
Ａ変換器の分解能がＡ−Ｄ変換器の分解能よりもはるか
に低くてもよいようにすることが有利に実現される。Ｄ
−Ａ変換器の分解能は選択された測定セグメントに相当
していることしか必要としない。もし本発明による方法
を使用しなければ、原理的にＤ−Ａ変換器が最下位ビッ
トの１／２に相当する誤差を伴うことを甘受しなければ
ならない。従って、本発明による方法を使用しなければ
、このような回路は有意義でないであろう。
本発明により得られる利点を特に顕著にする１つの実施
態様では、Ａ−Ｄ変換器の出力信号を与えられる１つの
論理回路が設けられており、この論理回路が必要な値を
記憶し、差および外挿された信号値を計算し、これらを
場合によっては加算しかつ（または）変換すべき値の補
正のために使用し、また設定可能な限界値に関係してＤ
−Ａ変換器を測定セグメント切換のために制御し、また
場合によってはＤ−Ａ変換器の値が１つの絶対ディジタ
ル信号値の形成のために使用される。上記の論理回路と
してマイクロプロセッサが設けられていることは特に有
利である。また、本発明の１つの有利な実施態様では、
Ａ−Ｄ変換器がＤ−Ａ変換器を介して較正されている。
態様では、Ａ−Ｄ変換器の出力信号を与えられる１つの
論理回路が設けられており、この論理回路が必要な値を
記憶し、差および外挿された信号値を計算し、これらを
場合によっては加算しかつ（または）変換すべき値の補
正のために使用し、また設定可能な限界値に関係してＤ
−Ａ変換器を測定セグメント切換のために制御し、また
場合によってはＤ−Ａ変換器の値が１つの絶対ディジタ
ル信号値の形成のために使用される。上記の論理回路と
してマイクロプロセッサが設けられていることは特に有
利である。また、本発明の１つの有利な実施態様では、
Ａ−Ｄ変換器がＤ−Ａ変換器を介して較正されている。
〔実施例〕
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
第１図のブロック回路図を参照すると、変換すべき信号
は１つの測定セグメント選択器２を介してＡ−Ｄ変換器
１に与えられる。Ａ−Ｄ変換器１の出力信号は論理回路
３に与えられ、この論理回路は一方では測定セグメント
選択器２を制御し、他方では所望のディジタル信号を出
力線４上に与える。
は１つの測定セグメント選択器２を介してＡ−Ｄ変換器
１に与えられる。Ａ−Ｄ変換器１の出力信号は論理回路
３に与えられ、この論理回路は一方では測定セグメント
選択器２を制御し、他方では所望のディジタル信号を出
力線４上に与える。
第２図には下部に、時間を横軸にとってアナログ信号経
過の一例が示されている。柱５の長さは全測定範囲、す
なわちダイナミックレンジを意味する。それとならんで
同一の尺度で示されている柱６の長さは、使用される測
定セグメントの大きさを表している。信号の中央範囲内
に一連の測定セグメントが曲線に沿って示されている。
過の一例が示されている。柱５の長さは全測定範囲、す
なわちダイナミックレンジを意味する。それとならんで
同一の尺度で示されている柱６の長さは、使用される測
定セグメントの大きさを表している。信号の中央範囲内
に一連の測定セグメントが曲線に沿って示されている。
図示されているように、個々の測定セグメントは重なり
合っている。
合っている。
第２図の上部には、このセグメントが拡大して示されて
いる。図面を簡単にするため、変換すべき信号が直線的
経過を有する１つのセグメントが選ばれている。左の測
定セグメントは“ｎ”で、続く４つの測定セグメントは
“ｆｉ＋ｌ”で、また最後の右の測定セグメントは″ｎ
千２″で示されている。この拡大された部分かられかる
ように、測定値が測定セグメントの（破線で示されてい
る）限界範囲に到達するっど次の測定セグメントへの切
換が行われる。異なる測定セグメントが、この実施例で
は、それぞれ測定セグメントの大きさの１／４だけ重な
り合っている。本発明の範囲内で測定セグメントの他の
ずらし方も可能である。
いる。図面を簡単にするため、変換すべき信号が直線的
経過を有する１つのセグメントが選ばれている。左の測
定セグメントは“ｎ”で、続く４つの測定セグメントは
“ｆｉ＋ｌ”で、また最後の右の測定セグメントは″ｎ
千２″で示されている。この拡大された部分かられかる
ように、測定値が測定セグメントの（破線で示されてい
る）限界範囲に到達するっど次の測定セグメントへの切
換が行われる。異なる測定セグメントが、この実施例で
は、それぞれ測定セグメントの大きさの１／４だけ重な
り合っている。本発明の範囲内で測定セグメントの他の
ずらし方も可能である。
変換すべき信号が測定セグメントの大きさの１／４より
も°小さければ、または測定セグメントの大きさの３／
４よりも大きければ、測定セグメント選択器が、■ステ
ップ上方もしくは１ステツプ下方にずらされている他の
１つの測定セグメントを選択する。信号が測定セグメン
トの中央範囲内で変化するかぎり、測定セグメントは不
変に保たれる。
も°小さければ、または測定セグメントの大きさの３／
４よりも大きければ、測定セグメント選択器が、■ステ
ップ上方もしくは１ステツプ下方にずらされている他の
１つの測定セグメントを選択する。信号が測定セグメン
トの中央範囲内で変化するかぎり、測定セグメントは不
変に保たれる。
第３図により再び本発明による方法を一層詳細に説明す
る。同じく３つの測定セグメント７〜９ならびに３つの
信号値５ｎ−１、ＳｎおよびＳ。
る。同じく３つの測定セグメント７〜９ならびに３つの
信号値５ｎ−１、ＳｎおよびＳ。
＋１が示されている。同じく直線的な信号経通が仮定さ
れている。さらに、測定値Ｓｎが測定セグメント８の限
界範囲内に位置し、従って測定セグメントの切換が行わ
れることが仮定されている。
れている。さらに、測定値Ｓｎが測定セグメント８の限
界範囲内に位置し、従って測定セグメントの切換が行わ
れることが仮定されている。
破線で、理論的に正しくずらされた測定セグメント９が
示されている。それに対して実線で、測定セグメント選
択器に誤差がある時にずらされる測定セグメント９の実
際の位置が示されている。Ｓｅで、外挿された信号値が
示されており、これは外挿の際の誤差を無視すれば実際
の信号値に相当する。Ｓ９で、位置に誤差のある測定セ
グメントにより測定された信号値が示されており、これ
は著しく実際の信号値から偏差している可能性があ１す る。δ′で、隣接する信号値の間の差が示されている。
示されている。それに対して実線で、測定セグメント選
択器に誤差がある時にずらされる測定セグメント９の実
際の位置が示されている。Ｓｅで、外挿された信号値が
示されており、これは外挿の際の誤差を無視すれば実際
の信号値に相当する。Ｓ９で、位置に誤差のある測定セ
グメントにより測定された信号値が示されており、これ
は著しく実際の信号値から偏差している可能性があ１す る。δ′で、隣接する信号値の間の差が示されている。
Δは、変更された測定セグメントの位置の誤差を示して
いる。
いる。
この第３図かられかるように、決定すべき信号値は、隣
接する信号値の間の差δ′を連続的に加算すること、も
しくは外挿された信号値と実際に測定された信号値との
間の差δを決定して、新たに設定された測定セグメント
内で得られた信号値の補正のために利用することにより
得られる。
接する信号値の間の差δ′を連続的に加算すること、も
しくは外挿された信号値と実際に測定された信号値との
間の差δを決定して、新たに設定された測定セグメント
内で得られた信号値の補正のために利用することにより
得られる。
第４図には、第１図中の部分と同一の部分が同一の参照
符号を付して示されている。この具体的な例では、１８
ビツトの分解能を有するディジタル化が８ビツトの１つ
のＡ−Ｄ変換器１と、１１ビツトの１つのＤ−Ａ変換器
１０および１つの差増幅器１１から成る１つの測定セグ
メント選択器２とを使用して行われる。Ｄ−Ａ変換器１
０の最上位ビットは、Ｄ−Ａ変換器１０の値がＡ−Ｄ変
換器１の測定範囲の１／２に相当する１ステツプずつ変
更されることにより、測定セグメントの選沢を決定する
。第４図の下部には、２つの柱としてＡ−Ｄ変換器１お
よびＤ−Ａ変換器１０が再び示されている。再変換器は
合わせて１８ビツトをカバーしており、これは全ダイナ
ミックレンジにわたり必要とされる分解能に相当する。
符号を付して示されている。この具体的な例では、１８
ビツトの分解能を有するディジタル化が８ビツトの１つ
のＡ−Ｄ変換器１と、１１ビツトの１つのＤ−Ａ変換器
１０および１つの差増幅器１１から成る１つの測定セグ
メント選択器２とを使用して行われる。Ｄ−Ａ変換器１
０の最上位ビットは、Ｄ−Ａ変換器１０の値がＡ−Ｄ変
換器１の測定範囲の１／２に相当する１ステツプずつ変
更されることにより、測定セグメントの選沢を決定する
。第４図の下部には、２つの柱としてＡ−Ｄ変換器１お
よびＤ−Ａ変換器１０が再び示されている。再変換器は
合わせて１８ビツトをカバーしており、これは全ダイナ
ミックレンジにわたり必要とされる分解能に相当する。
Ｄ−Ａ変換器１０の最下位ビットは、この変換器におけ
る参照電圧が非常に高いために、変換すべき信号にＡ−
Ｄ変換器の測定範囲の所望の１／４に正確に相当する差
増幅器１１内の大きさだけレベルずれを生ぜしめるアナ
ログ値を与える。その際、Ａ−Ｄ変換器１の最上位ビッ
トは論理回路３を介して、Ｄ−Ａ変換器の値、従ってま
た測定セグメントがどの時点でまたどの方向に変更され
るべきかを決定する。
る参照電圧が非常に高いために、変換すべき信号にＡ−
Ｄ変換器の測定範囲の所望の１／４に正確に相当する差
増幅器１１内の大きさだけレベルずれを生ぜしめるアナ
ログ値を与える。その際、Ａ−Ｄ変換器１の最上位ビッ
トは論理回路３を介して、Ｄ−Ａ変換器の値、従ってま
た測定セグメントがどの時点でまたどの方向に変更され
るべきかを決定する。
第５図には、第４図による論理回路を実現するコントロ
ール過程が示されている。第１の過程では、ブロック１
２により示されているように、情報（Ｓｙｌ）がＡ−Ｄ
変換器から読み出される。値ＳｎがＡ−Ｄ変換器の限界
範囲の外側に位置するならば、この値から、ブロック１
３により示されているように、直接にこの値Ｓｎと先行
の値５ｎ−１との間の新しい差が形成される。その後に
再編成が、最後に入力された値Ｓｎが新しい値５ｎ−１
になるように行われる。次回には再び値Ｓｎが更新され
、差が形成される（以下同様）。ブロック１４により示
されているように、これらの差はたとえば１つのバッフ
ァ回路内で加算される。
ール過程が示されている。第１の過程では、ブロック１
２により示されているように、情報（Ｓｙｌ）がＡ−Ｄ
変換器から読み出される。値ＳｎがＡ−Ｄ変換器の限界
範囲の外側に位置するならば、この値から、ブロック１
３により示されているように、直接にこの値Ｓｎと先行
の値５ｎ−１との間の新しい差が形成される。その後に
再編成が、最後に入力された値Ｓｎが新しい値５ｎ−１
になるように行われる。次回には再び値Ｓｎが更新され
、差が形成される（以下同様）。ブロック１４により示
されているように、これらの差はたとえば１つのバッフ
ァ回路内で加算される。
もう１つの回路１５を介して、すべての差の和、従って
また変換すべき信号の交流電圧成分に相当するバッファ
回路のそのつどの信号が送り出される。その後に導線１
６を介してＡ−Ｄ変換器から１つの新しい値の読み込み
が開始される。
また変換すべき信号の交流電圧成分に相当するバッファ
回路のそのつどの信号が送り出される。その後に導線１
６を介してＡ−Ｄ変換器から１つの新しい値の読み込み
が開始される。
読み込まれた値Ｓｎが測定セグメントの３／４よりも大
きければ、または１／４よりも小さければ、すなわち変
換すべき値がＤ−Ａ変換器の限界範囲内に位置すれば、
差形成器への直接アクセスは阻止されている。この場合
には、ブロック１７または１８を介して、Ｄ−Ａ変換器
の値が減少または増大される。新しい差が形成されない
ので、最後に存在する差がバッファ回路に与えられ、従
ってまた既に存在する値に加算される。同一の差の２回
の利用は１つの新しい信号値への直線外挿に相当する。
きければ、または１／４よりも小さければ、すなわち変
換すべき値がＤ−Ａ変換器の限界範囲内に位置すれば、
差形成器への直接アクセスは阻止されている。この場合
には、ブロック１７または１８を介して、Ｄ−Ａ変換器
の値が減少または増大される。新しい差が形成されない
ので、最後に存在する差がバッファ回路に与えられ、従
ってまた既に存在する値に加算される。同一の差の２回
の利用は１つの新しい信号値への直線外挿に相当する。
第１図は信号のディジタル化のための装置のブロック回
路図、第２図は下部に時間を横軸にとってアナログ信号
経過の例を示し、また上部に測定セグメントの位置およ
び変更の例を拡大して示す図、第３図は測定セグメント
および測定点の理論的位置および実際位置を同じく拡大
して示す図、第４図は第１図による装置を若干詳細に示
すブロック回路図、第５図は第４図による装置で進行す
る経過をコントロールするためのフローダイアダラムで
ある。 １・・・Ａ−Ｄ変換器、２・・・測定セグメント選択器
、３・・・論理回路、４・・・出力線、７〜９・・・測
定セグメント、１０・・・Ｄ−Ａ変換器、１１・・・差
増幅器。 Ｌｃ／′）
路図、第２図は下部に時間を横軸にとってアナログ信号
経過の例を示し、また上部に測定セグメントの位置およ
び変更の例を拡大して示す図、第３図は測定セグメント
および測定点の理論的位置および実際位置を同じく拡大
して示す図、第４図は第１図による装置を若干詳細に示
すブロック回路図、第５図は第４図による装置で進行す
る経過をコントロールするためのフローダイアダラムで
ある。 １・・・Ａ−Ｄ変換器、２・・・測定セグメント選択器
、３・・・論理回路、４・・・出力線、７〜９・・・測
定セグメント、１０・・・Ｄ−Ａ変換器、１１・・・差
増幅器。 Ｌｃ／′）
Claims (1)
- 【特許請求の範囲】 １）アナログ−ディジタル変換器（Ａ−Ｄ変換器）によ
り大きなダイナミックレンジを有する信号を高分解能で
ディジタル化するための方法において、信号の全測定範
囲よりも小さい測定範囲に相当するビット数を有する１
つのＡ−Ｄ変換器（１）が使用され、この測定範囲が一
層小さい測定セグメントに分割され、これらの測定セグ
メントは重なり合っておりかつ大きさがＡ−Ｄ変換器（
１）の測定範囲に相当しており、Ａ−Ｄ変換器（１）の
情報が測定セグメント選択器（２）を、ディジタル化す
べき信号が選択されたセグメント内に位置するように制
御し、また少なくともＡ−Ｄ変換器（１）の最後の２つ
の情報から１つの新しいディジタル信号値が外挿される
ことを特徴とする信号の高分解能ディジタル化方法。 ２）外挿された信号値が、変更された測定セグメント内
で第１の値として使用されることを特徴とする特許請求
の範囲第１項記載の方法。 ３）現在の検出または外挿された信号値と先行の信号値
との間の差が形成されかつ連続的に加算されることを特
徴とする特許請求の範囲第１項または第２項記載の方法
。 ４）測定セグメントの変更の直後に測定された外挿され
ない信号値が次回の差形成に対する出発値であることを
特徴とする特許請求の範囲第２項または第３項記載の方
法。 ５）外挿された信号値と新しい測定セグメント内で検出
された第１の信号値との間の差が形成されかつこの測定
セグメントの位置の補正のために使用されることを特徴
とする特許請求の範囲第１項記載の方法。 ６）アナログ−ディジタル変換器（Ａ−Ｄ変換器）によ
り大きなダイナミックレンジを有する信号を高分解能で
ディジタル化するための装置において、測定セグメント
を設定するため、１つの差増幅器（１１）および１つの
Ｄ−Ａ変換器（１０）を有する１つの測定範囲選択器（
２）が設けられており、差増幅器（１１）の一方の入力
端には変換すべき信号が、また他方の入力端にはＤ−Ａ
変換器（１０）の出力信号が与えられており、またＡ−
Ｄ変換器（１）の出力信号内の限界値の超過の際にＤ−
Ａ変換器（１０）が、必要とされる測定セグメント変更
に相応するビットだけ切換えられることを特徴とする信
号の高分解能ディジタル化装置。 ７）Ａ−Ｄ変換器（１）の出力信号を与えられる１つの
論理回路（３）が設けられており、この論理回路（３）
が必要な値を記憶し、差および外挿された信号値を計算
し、これらを場合によっては加算しかつ（または）変換
すべき値の補正のために使用し、また設定可能な限界値
に関係してＤ−Ａ変換器（１０）を測定セグメント切換
のために制御し、また場合によってはＤ−Ａ変換器（１
０）の値が１つの絶対ディジタル信号値の形成のために
使用されることを特徴とする特許請求の範囲第６項記載
の装置。 ８）論理回路としてマイクロプロセッサが設けられてい
ることを特徴とする特許請求の範囲第６項記載の装置。 ９）Ａ−Ｄ変換器（１）がＤ−Ａ変換器（１０）を介し
て較正されていることを特徴とする特許請求の範囲第６
項または第７項記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3433898 | 1984-09-14 | ||
| DE3433898.5 | 1984-09-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6178227A true JPS6178227A (ja) | 1986-04-21 |
Family
ID=6245467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60203223A Pending JPS6178227A (ja) | 1984-09-14 | 1985-09-13 | 信号の高分解能デイジタル化方法と装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4788528A (ja) |
| EP (1) | EP0177803B1 (ja) |
| JP (1) | JPS6178227A (ja) |
| DE (1) | DE3582992D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319005A (ja) * | 1986-07-11 | 1988-01-26 | Omron Tateisi Electronics Co | 制御装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2501228B2 (ja) * | 1988-06-24 | 1996-05-29 | ファナック株式会社 | エンコ―ダの内挿回路 |
| US5053771A (en) * | 1990-07-16 | 1991-10-01 | Eastman Kodak Company | Adaptive dual range analog to digital converter |
| TW267228B (en) * | 1994-06-02 | 1996-01-01 | Matsushita Electric Industrial Co Ltd | Data sample series access apparatus |
| JP3149837B2 (ja) * | 1997-12-08 | 2001-03-26 | 松下電器産業株式会社 | 回路形成基板の製造方法とその製造装置および回路形成基板用材料 |
| US6522489B1 (en) * | 1999-12-21 | 2003-02-18 | Texas Instruments Incorporated | Efficient analog-to-digital converter for digital systems |
| DE50114839D1 (de) * | 2000-08-02 | 2009-05-28 | Continental Teves Ag & Co Ohg | Aktiver magnetfeldsensor, dessen verwendung, verfahren und vorrichtung |
| EP2049874B1 (de) * | 2006-08-01 | 2010-11-17 | Continental Teves AG & Co. oHG | Sensoranordnung zur präzisen erfassung von relativbewegungen zwischen einem encoder und einem sensor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1481960A (fr) * | 1966-01-10 | 1967-05-26 | Societe D'etudes, Recherches Et Constructions Electroniques | Procédé et dispositif de codage numérique |
| US3516085A (en) * | 1969-05-15 | 1970-06-02 | Globe Union Inc | Analog to digital conversion system |
| US3913016A (en) * | 1974-04-18 | 1975-10-14 | Bell Telephone Labor Inc | Circuit for curtailing effects of bit errors in pulse coded transmission |
| US4204198A (en) * | 1977-12-20 | 1980-05-20 | The United States Of America As Represented By The Secretary Of The Army | Radar analog to digital converter |
| US4251802A (en) * | 1977-12-28 | 1981-02-17 | Horna Otakar A | Analog to digital converter |
| US4393369A (en) * | 1981-03-16 | 1983-07-12 | The United States Of America As Represented By The Secretary Of The Navy | Floating-point A/D and D/A converter |
| JPS5821921A (ja) * | 1981-07-31 | 1983-02-09 | Shimadzu Corp | Ａ−ｄ変換器 |
| US4540974A (en) * | 1981-10-30 | 1985-09-10 | Rca Corporation | Adaptive analog-to-digital converter |
-
1985
- 1985-09-13 DE DE8585111624T patent/DE3582992D1/de not_active Expired - Lifetime
- 1985-09-13 EP EP85111624A patent/EP0177803B1/de not_active Expired - Lifetime
- 1985-09-13 JP JP60203223A patent/JPS6178227A/ja active Pending
-
1987
- 1987-05-15 US US07/051,162 patent/US4788528A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6319005A (ja) * | 1986-07-11 | 1988-01-26 | Omron Tateisi Electronics Co | 制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3582992D1 (de) | 1991-07-04 |
| EP0177803A2 (de) | 1986-04-16 |
| EP0177803B1 (de) | 1991-05-29 |
| EP0177803A3 (en) | 1988-08-31 |
| US4788528A (en) | 1988-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4345241A (en) | Analog-to-digital conversion method and apparatus | |
| US4736189A (en) | Method and apparatus for calibrating an analog-to-digital conversion apparatus | |
| JP2754422B2 (ja) | アブソリュート・エンコーダ | |
| KR930002718B1 (ko) | 절대위치 엔코더 | |
| CA1180128A (en) | Controlled ram signal processor | |
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| JP2697406B2 (ja) | 多重クロック・サイクルを持つサブレンジ型アナログ・デジタル変換器 | |
| EP0075441A2 (en) | Voltage dividing circuit | |
| JPS6178227A (ja) | 信号の高分解能デイジタル化方法と装置 | |
| JPS6128102B2 (ja) | ||
| US4687973A (en) | Digital waveform generator | |
| US4631520A (en) | Position encoder compensation system | |
| EP0932027B1 (en) | Offset correcting circuit for encoder | |
| JP3137552B2 (ja) | アブソリュートエンコーダ | |
| EP0437321A2 (en) | Apparatus for recording a digital signal | |
| JP3699772B2 (ja) | サーボコントローラのａ／ｄ変換器 | |
| US4978954A (en) | Non-contact type potentiometer employing a triangular wave encoder | |
| JPH07139967A (ja) | エンコーダの信号処理回路 | |
| JPH0126231B2 (ja) | ||
| JPS61183733A (ja) | 入力位置検出装置の入力位置補正方法 | |
| JPS6257930B2 (ja) | ||
| JPS58136134A (ja) | デイジタル・アナログ変換装置 | |
| JPH063378B2 (ja) | エンコ−ダ出力補間回路 | |
| US3924230A (en) | Synchro-to-digital converter arrangement for manipulator apparatus | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ |