JPS6180928A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS6180928A JPS6180928A JP59205056A JP20505684A JPS6180928A JP S6180928 A JPS6180928 A JP S6180928A JP 59205056 A JP59205056 A JP 59205056A JP 20505684 A JP20505684 A JP 20505684A JP S6180928 A JPS6180928 A JP S6180928A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- baud rate
- circuit
- data
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はビットシリアルな伝送を行う場合のボーレー
） （ｂａｕｄ ｒａｔｅ ）を制御する通信制御装置
に関するものである。
） （ｂａｕｄ ｒａｔｅ ）を制御する通信制御装置
に関するものである。
第２図はＪＩＳ Ｃ６３６１規格によって定められるイ
ンタフェースを有する従来の通信制御装置を示すブロッ
ク図であって、図において（２）はデータ受授のマスタ
局であ、９、ＪＩＳ Ｃ６３６１規格ではデータ回線終
端装置（ＤＣｇ ）と称され、（３）はデータ端末装置
（ＤＴＥ ） 、（４）はＤＴＥ（３）を制御するマイ
クロプロセッサ、（５）はクロック発生回路、（６）は
通信制御回路、（７）はスイッチ選択部、（８）は共通
バスであって、データバス、アドレスバス、コントロー
ル巌ヲ含み、（９）は伝送線である。
ンタフェースを有する従来の通信制御装置を示すブロッ
ク図であって、図において（２）はデータ受授のマスタ
局であ、９、ＪＩＳ Ｃ６３６１規格ではデータ回線終
端装置（ＤＣｇ ）と称され、（３）はデータ端末装置
（ＤＴＥ ） 、（４）はＤＴＥ（３）を制御するマイ
クロプロセッサ、（５）はクロック発生回路、（６）は
通信制御回路、（７）はスイッチ選択部、（８）は共通
バスであって、データバス、アドレスバス、コントロー
ル巌ヲ含み、（９）は伝送線である。
第３図はスイッチ選択部（７）のスイッチの構成例を示
す図で、３個のオン・オフスイッチから構成され、従っ
て２＝８種類のボーレート（第３図にｂｐＳで示す）に
対応する信号を設定することができる。たとえば麹２の
スイッチだけをオンに設定するとボーレートは４８００
ｂｐＳとなる。
す図で、３個のオン・オフスイッチから構成され、従っ
て２＝８種類のボーレート（第３図にｂｐＳで示す）に
対応する信号を設定することができる。たとえば麹２の
スイッチだけをオンに設定するとボーレートは４８００
ｂｐＳとなる。
第２図に示すシステムにおいて、データ端末装置（３）
の操作者は、操作者が承知している情報にもとづきスイ
ッチ選択部（７）によって適当なボーレートに対応する
符号を予め設定しておく。このシステムに起動がかかり
、マイクロプロセッサ（４）が動作を開始するとスイッ
チ選択部（７）に設定されている符号１［出してクロッ
ク発生回路（５）に書込む。
の操作者は、操作者が承知している情報にもとづきスイ
ッチ選択部（７）によって適当なボーレートに対応する
符号を予め設定しておく。このシステムに起動がかかり
、マイクロプロセッサ（４）が動作を開始するとスイッ
チ選択部（７）に設定されている符号１［出してクロッ
ク発生回路（５）に書込む。
この書込まれた符号によりクロック発生回路（５）の発
生するクロック周波数が制御され、通信制御回路（６）
はクロック発生回路（５）から与えられるクロックによ
りて定められるボーレートによシ、マイクロプロセッサ
の制御に従って、伝送ｉｆｆ （９） を通してデータ
回線終端装置（２）と通信を行う。
生するクロック周波数が制御され、通信制御回路（６）
はクロック発生回路（５）から与えられるクロックによ
りて定められるボーレートによシ、マイクロプロセッサ
の制御に従って、伝送ｉｆｆ （９） を通してデータ
回線終端装置（２）と通信を行う。
従来の通信制御装置は以上のように構成されて ゛
いるので、データ端末装置（３）の操作者は相手側に適
合したボーレートが何であるかという情報を承知してい
る必要がち９、かつその情報にもとすいてスイッチ選択
部（７）のスイッチをあらかじめ設定するという操作を
行わねばならず、かつスイッチ選択部（７）によって設
定することのできるボーレートの種類が限定されるとい
う問題点があった。
いるので、データ端末装置（３）の操作者は相手側に適
合したボーレートが何であるかという情報を承知してい
る必要がち９、かつその情報にもとすいてスイッチ選択
部（７）のスイッチをあらかじめ設定するという操作を
行わねばならず、かつスイッチ選択部（７）によって設
定することのできるボーレートの種類が限定されるとい
う問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、相手側に適合したボーレート全自動的に設定
することができる通信制御装置を提供することを目的と
している。
たもので、相手側に適合したボーレート全自動的に設定
することができる通信制御装置を提供することを目的と
している。
この発明では、システムの立上り時点でデータ回線終端
装置からデータ端末装置側へ使用すべきボーレートを定
めるクロック金送出し、データ端末装置側ではこのり０
′りの周波数を測定してそ １の測定結果からデータ
端末装置側で使用するボーレートを自動的に決定するよ
うＫした。
装置からデータ端末装置側へ使用すべきボーレートを定
めるクロック金送出し、データ端末装置側ではこのり０
′りの周波数を測定してそ １の測定結果からデータ
端末装置側で使用するボーレートを自動的に決定するよ
うＫした。
データ端末装置側にデータ回線終端装置から送られるク
ロックパルスを所定時間計数するボーレート検出回路を
設け、この検出回路で検出した数値によってクロック発
生部を制御する。
ロックパルスを所定時間計数するボーレート検出回路を
設け、この検出回路で検出した数値によってクロック発
生部を制御する。
以下この発明の実施例を図面について説明する。
８ｇ１図はこの発明の一実施例を示すブロック図であっ
て、第２図の場合と同じ（ＪＩＳ Ｃ６３６１規格によ
って定められるインタフェースを有するシステムで、第
１図において第２図と同一符号は同−又は相当部分を示
し、（１０）はこの発明のデータ端末装置、（１１）は
第２図（９）に相当する伝送線、（ｌｌａ）はクロック
伝送線、（ｌｌｂ）はデータ伝送線、（１２）はボーレ
ート検出回路である。
て、第２図の場合と同じ（ＪＩＳ Ｃ６３６１規格によ
って定められるインタフェースを有するシステムで、第
１図において第２図と同一符号は同−又は相当部分を示
し、（１０）はこの発明のデータ端末装置、（１１）は
第２図（９）に相当する伝送線、（ｌｌａ）はクロック
伝送線、（ｌｌｂ）はデータ伝送線、（１２）はボーレ
ート検出回路である。
第１図に示すシステムが立上ると、データ回線終端装置
（２）は、データ端末装置（１０）に対しデータ伝送線
（ｌｌｂ） を通じて一定期間ブレークキャラクタの信
号を出し、データ伝送＋１ｆｆｌ （ｌｌｂ）上の信号
論理をその期間ｒＬＪに保つ。ボーレート検出回路（１
２）内のカウンタはデータ伝送ｉ （ｌｌｂ）上の信号
論理が所定時間論理ｒＬＪに保たれるとリセットされ、
データ伝送線（ｌｌｂ）上の信号論理がｒＬＪからｒＨ
Ｊに変化した時点からあらかじめ定められた時間の間、
クロック伝送線（ｌ１ｍ）上のクロック数を計数する。
（２）は、データ端末装置（１０）に対しデータ伝送線
（ｌｌｂ） を通じて一定期間ブレークキャラクタの信
号を出し、データ伝送＋１ｆｆｌ （ｌｌｂ）上の信号
論理をその期間ｒＬＪに保つ。ボーレート検出回路（１
２）内のカウンタはデータ伝送ｉ （ｌｌｂ）上の信号
論理が所定時間論理ｒＬＪに保たれるとリセットされ、
データ伝送線（ｌｌｂ）上の信号論理がｒＬＪからｒＨ
Ｊに変化した時点からあらかじめ定められた時間の間、
クロック伝送線（ｌ１ｍ）上のクロック数を計数する。
したがって、この計数値はデータ回線終端装＃（２）に
適合するボーレートに対応する数値となる。ボーレート
検出回路（１２）が上記数値の検出を終ると、マイクロ
プロセッサ（４）に割込をかけて検出終了を通知する。
適合するボーレートに対応する数値となる。ボーレート
検出回路（１２）が上記数値の検出を終ると、マイクロ
プロセッサ（４）に割込をかけて検出終了を通知する。
マイクロプロセッサ（４）はこの通知を受けて、ボーレ
ート検出回路（１２）のカウンタに記憶されている上記
数値を読出してクロック発生回路（５）に書込み、この
書込まれた数値によってクロック発生回路（５）の発生
するクロック周波数が制御され、真後の動作は第２図に
ついて説明したと同様に行われる。
ート検出回路（１２）のカウンタに記憶されている上記
数値を読出してクロック発生回路（５）に書込み、この
書込まれた数値によってクロック発生回路（５）の発生
するクロック周波数が制御され、真後の動作は第２図に
ついて説明したと同様に行われる。
なお、上記実施例では、ＪＩＳ Ｃ６３６１規格のイン
タフェースを有する場合の同期式通信の例をとり、伝送
＋Ｗ （１１）内にクロック伝送線（ｌｌ’ａ）が存在
する場合について説明し念が、クロック伝送線（ｌｌａ
）が存在しない場合、データ伝送ＩｆＭ（１１ｂ）上の
信号（よりボーレート検出回路（１２）のカウンタをリ
セットした後、データ伝送線（ｌｌｂ）上にｒＬＪ 、
ｒＨＪ 、ｒＬＪ 、ｒＨＪ・・・の如く論理の反転
を繰返すクロック信号を所定時間送出すれば、ボーレー
ト検出回路（１２）のカウンタがこれを計数してボーレ
ートを自動的に決定することが可能となる。
タフェースを有する場合の同期式通信の例をとり、伝送
＋Ｗ （１１）内にクロック伝送線（ｌｌ’ａ）が存在
する場合について説明し念が、クロック伝送線（ｌｌａ
）が存在しない場合、データ伝送ＩｆＭ（１１ｂ）上の
信号（よりボーレート検出回路（１２）のカウンタをリ
セットした後、データ伝送線（ｌｌｂ）上にｒＬＪ 、
ｒＨＪ 、ｒＬＪ 、ｒＨＪ・・・の如く論理の反転
を繰返すクロック信号を所定時間送出すれば、ボーレー
ト検出回路（１２）のカウンタがこれを計数してボーレ
ートを自動的に決定することが可能となる。
以上のようにこの発明によれば、伝送線上のボーレート
全自動的に検出でき、その検出したボーレート’を用い
てデータ送信を行うことができるので、相手側装置に適
合するボーレートが自動的に用いられることになり、ス
イッチ選択部（７）を操作する必要がなくなる。
全自動的に検出でき、その検出したボーレート’を用い
てデータ送信を行うことができるので、相手側装置に適
合するボーレートが自動的に用いられることになり、ス
イッチ選択部（７）を操作する必要がなくなる。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来の装置を示すブロック図、第３図は□ 第２図
のスイッチ選択部の構成例を示す図である。 （２）はデータ回線終端装置、（５）はクロック発生回
路、（６）は通信制御回路、（１０）はデータ端末装置
、（ｌｌａ）はクロック伝送ｉ、（ｌｌｂ）はデータ伝
送線、（１２）はボーレート検出回路である。 尚、各図中同一符号は同−又は相当部分を示す。
は従来の装置を示すブロック図、第３図は□ 第２図
のスイッチ選択部の構成例を示す図である。 （２）はデータ回線終端装置、（５）はクロック発生回
路、（６）は通信制御回路、（１０）はデータ端末装置
、（ｌｌａ）はクロック伝送ｉ、（ｌｌｂ）はデータ伝
送線、（１２）はボーレート検出回路である。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- データ端末装置からデータ回線終端装置へ伝送する信号
のデータ伝送速度を制御する通信制御装置において、上
記データ端末装置側に設けられるボーレート検出回路、
システムの立上りに際し上記データ回線終端装置側から
上記ボーレート検出回路のカウンタをリセットするため
の信号と上記データ回線終端装置の指定するデータ伝送
速度に対応するクロックパルス列を送出する手段、上記
ボーレート検出回路のカウンタを上記データ回線終端装
置側からの信号によってリセットし、このリセット時点
から所定時間上記カウンタにより上記クロックパルスを
計数する手段、上記データ端末装置内のクロック発生部
の発生するクロックパルスの周波数を上記カウンタの計
数値に応じて制御する手段、上記クロックパルス発生部
の発生するクロックパルスに対応するボーレートによっ
て上記データ端末装置から上記データ回線終端装置への
データ伝送を制御する手段を備えたことを特徴とする通
信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205056A JPS6180928A (ja) | 1984-09-27 | 1984-09-27 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205056A JPS6180928A (ja) | 1984-09-27 | 1984-09-27 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180928A true JPS6180928A (ja) | 1986-04-24 |
Family
ID=16500707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205056A Pending JPS6180928A (ja) | 1984-09-27 | 1984-09-27 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180928A (ja) |
-
1984
- 1984-09-27 JP JP59205056A patent/JPS6180928A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5388216A (en) | Circuit for controlling generation of an acknowledge signal and a busy signal in a centronics compatible parallel interface | |
| JPH09231090A (ja) | 割込み信号の発生方法と回路 | |
| EP0196870B1 (en) | Interface circuit for transmitting and receiving data | |
| CA1054243A (en) | Multipoint data communications system utilizing multipoint switches | |
| JPS6180928A (ja) | 通信制御装置 | |
| JP3277948B2 (ja) | ディジタル信号受信装置 | |
| US4314109A (en) | Synchronization system for key telephone system | |
| US5485583A (en) | System for controlling data transfer by setting and decrementing a counter based on the number of error correction bits and transfer bit rate respectively | |
| JPH07264263A (ja) | シリアル通信インターフェース装置 | |
| JPS6361349A (ja) | インタフエ−ス制御方式 | |
| JPH0358217B2 (ja) | ||
| JPS6125348A (ja) | デ−タ通信網の通信速度決定通知方法 | |
| JPS62171349A (ja) | 通信制御装置 | |
| JP2661583B2 (ja) | クロック信号分配装置及び方法 | |
| JPH08263436A (ja) | データ転送装置 | |
| JP2758652B2 (ja) | 無活動監視制御装置 | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| JPH012441A (ja) | 通信制御装置 | |
| JPS6394394A (ja) | マスタ−スレ−ブ方式の自動販売機の制御装置 | |
| JPH04205532A (ja) | 機器異常表示システム | |
| JPH0482448A (ja) | 伝送速度切り替え方式 | |
| JPS61295742A (ja) | 調歩同期式手順の回線処理方式 | |
| JPS61166660A (ja) | 入出力システム | |
| JPH0646731B2 (ja) | デ−タ通信装置 | |
| JPS58213B2 (ja) | 伝送装置の監視回路 |