JPS6181629A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS6181629A JPS6181629A JP59203203A JP20320384A JPS6181629A JP S6181629 A JPS6181629 A JP S6181629A JP 59203203 A JP59203203 A JP 59203203A JP 20320384 A JP20320384 A JP 20320384A JP S6181629 A JPS6181629 A JP S6181629A
- Authority
- JP
- Japan
- Prior art keywords
- mask material
- etched
- mask
- layer
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はドライエツチング方法（関し、特に二酸化シリ
コン及び窒化シリコンを望ましい寸法並びに形に選択的
にエツチングするドライエツチング方法に関する。
コン及び窒化シリコンを望ましい寸法並びに形に選択的
にエツチングするドライエツチング方法に関する。
従来、二酸化シリコンを選択的にエツチングし、しかも
テーパーを付ける場合、あらかじめプラズマ処理を施す
方法が用いられている６ 第２図（１１）〜（ｅ）は従来のウェットエツチング法
を用いてテーパーエツチングする方法を説萌するために
工程順に示し九断面図である。
テーパーを付ける場合、あらかじめプラズマ処理を施す
方法が用いられている６ 第２図（１１）〜（ｅ）は従来のウェットエツチング法
を用いてテーパーエツチングする方法を説萌するために
工程順に示し九断面図である。
第２図（ａ） Ｋ示すように、半導体基板１１上に二酸
化シリコン１２ｔ−熱酸化法又はＯ’ＹＤ法を用いて成
長した後、７ツ化炭素と酸素との混合物を反応ガスとし
て、半導体基板上の二酸化シリコン１２０表面にプラズ
マ処理１３を施す。
化シリコン１２ｔ−熱酸化法又はＯ’ＹＤ法を用いて成
長した後、７ツ化炭素と酸素との混合物を反応ガスとし
て、半導体基板上の二酸化シリコン１２０表面にプラズ
マ処理１３を施す。
次に、第２図（ｂ）に示すように、レジスト１４を付着
しパターン化する。しかる後、７ツ酸系の液に浸すこと
Ｋよシ、既に二酸化シリコンはプラズマ処理されている
のでレジスト１４と二酸化シリコン１２の密着性は悪く
な夛アンダーカットを発生する。その結果第２図（Ｃ）
に示すごとく、二酸化シリコン１２にテーパーをつける
ことができる。
しパターン化する。しかる後、７ツ酸系の液に浸すこと
Ｋよシ、既に二酸化シリコンはプラズマ処理されている
のでレジスト１４と二酸化シリコン１２の密着性は悪く
な夛アンダーカットを発生する。その結果第２図（Ｃ）
に示すごとく、二酸化シリコン１２にテーパーをつける
ことができる。
ま次第３図（１）、（ｂ）は従来のドライエツチングを
用いて被エツチング物を加工する方法を説明するために
工程順に示した断面図である。
用いて被エツチング物を加工する方法を説明するために
工程順に示した断面図である。
第３図（ａ） Ｋ示すようＫ、例えば半導体基板２１上
に二酸化シリコン２２ｔ−熱酸化法又はＯＶＤ法を用い
て成長し九後、その上にレジス）２３ｔ”形成する。
に二酸化シリコン２２ｔ−熱酸化法又はＯＶＤ法を用い
て成長し九後、その上にレジス）２３ｔ”形成する。
次に１第３図（ｂ）に示すように、フッ化炭素と水素の
混合物を反応ガスとして反応性イオンエツチング２４に
より二酸化シリコン２２を選択的に除去する。しかる時
は異方性エツチングが行なわれ、所望の寸法の二酸化シ
リコンが得られる。
混合物を反応ガスとして反応性イオンエツチング２４に
より二酸化シリコン２２を選択的に除去する。しかる時
は異方性エツチングが行なわれ、所望の寸法の二酸化シ
リコンが得られる。
上述した従来のエツチング方法のうち第２図（ａ）〜（
Ｃ）に示したクエットエッチング方法でテーパーをつけ
ると、ウェットエツチングを使用するため所望の寸法が
得られなく、レジストに対しアンダーカット１５が発生
することになり、微細パターンの形成は不可能と言える
。又、テーパー角のコントロール性もないという問題点
がある。
Ｃ）に示したクエットエッチング方法でテーパーをつけ
ると、ウェットエツチングを使用するため所望の寸法が
得られなく、レジストに対しアンダーカット１５が発生
することになり、微細パターンの形成は不可能と言える
。又、テーパー角のコントロール性もないという問題点
がある。
又、第３図（ａ）、 （ｂ）に示した従来のドライエツ
チングによる方法では、二酸化クリコン２２のエツチン
グ方法は半導体基板に対しほぼ垂直になるため、後のメ
タル形成などの工程に於いて、段切れ等の不良ｔＳ発す
る。又ドライエツチングを重ねて使用すると再付着など
も誘発し、ショートするなどのおそれもあるという問題
点がある。
チングによる方法では、二酸化クリコン２２のエツチン
グ方法は半導体基板に対しほぼ垂直になるため、後のメ
タル形成などの工程に於いて、段切れ等の不良ｔＳ発す
る。又ドライエツチングを重ねて使用すると再付着など
も誘発し、ショートするなどのおそれもあるという問題
点がある。
本発明は、上記問題点に対処してなされ次もので、微細
パターンの形成において、テーパーの付いた形状にする
ことによって、段切れ等を防止し、しかもアンダーカッ
トのない所望の形状を得ることができるドライエツチン
グ方法を提供することを目的とする。
パターンの形成において、テーパーの付いた形状にする
ことによって、段切れ等を防止し、しかもアンダーカッ
トのない所望の形状を得ることができるドライエツチン
グ方法を提供することを目的とする。
本発明のドライエツチング方法は、半導体基板上の被エ
ツチング物をマスクを利用してドライエツチングする方
法において、被エツチング物上にｊｖ１層目のマスク材
と第２層目のマスク材を重ねて形成する工程と、第２層
目のマスク材をパターン形成する工程と、第２層目のマ
スク材ｆｑスクとして第１層目のマスク材をオーバーに
除去しサイドエツチングさせて空間をつくる工程と、第
２層目のマスク材金マスクとして被エツチング物をドラ
イエツチングする工程とを含んで構成される〇ま之、被
エツチング物が二酸化シリコンであるとき第１層目のマ
スク材が多結晶シリコン又はリンケイ酸ガラス、第２層
目のマスク材がレジストであジ、被エツチング物が窒化
シリコンであるときｇ１層目のマスク材が二酸化シリコ
ン、２層目のマスク材がレジストであシ、被エツチング
物が多結晶シリコンであるとき第１層目のマスク材が二
酸化シリコン、第２層目のマスク材がレジストである選
択組合せすることによりよ）効果的な結果を得ることが
できる。
ツチング物をマスクを利用してドライエツチングする方
法において、被エツチング物上にｊｖ１層目のマスク材
と第２層目のマスク材を重ねて形成する工程と、第２層
目のマスク材をパターン形成する工程と、第２層目のマ
スク材ｆｑスクとして第１層目のマスク材をオーバーに
除去しサイドエツチングさせて空間をつくる工程と、第
２層目のマスク材金マスクとして被エツチング物をドラ
イエツチングする工程とを含んで構成される〇ま之、被
エツチング物が二酸化シリコンであるとき第１層目のマ
スク材が多結晶シリコン又はリンケイ酸ガラス、第２層
目のマスク材がレジストであジ、被エツチング物が窒化
シリコンであるときｇ１層目のマスク材が二酸化シリコ
ン、２層目のマスク材がレジストであシ、被エツチング
物が多結晶シリコンであるとき第１層目のマスク材が二
酸化シリコン、第２層目のマスク材がレジストである選
択組合せすることによりよ）効果的な結果を得ることが
できる。
次に、誘発８１１￥Ｃついて、図面を参照して説明する
。第１図（，１）〜（ｄ）は本発明の一実施例を説明す
るために工程順に示し次断面図で゛ある。本実施例では
窒化シリコン膜のドライエツチングに適用した一実施例
について説明する。
。第１図（，１）〜（ｄ）は本発明の一実施例を説明す
るために工程順に示し次断面図で゛ある。本実施例では
窒化シリコン膜のドライエツチングに適用した一実施例
について説明する。
先ず、第１図（ａ）に示すように、半導体基板３１上に
ＯＶＤ法を用いて窒化シリコン膜３２ｔ−成長する。次
いで同じ（ＯＶＤ法を用いて二酸化シリコン膜３３を成
長する０更にレジス）３４ｔ−形成する。
ＯＶＤ法を用いて窒化シリコン膜３２ｔ−成長する。次
いで同じ（ＯＶＤ法を用いて二酸化シリコン膜３３を成
長する０更にレジス）３４ｔ−形成する。
次に１第１図（ｂ）に示すように、レジスト３４をマス
クとしてフッ化水素酸溶液に被エツチング物を浸して第
１層目のマスク材である二酸化シリコン３３を選択的に
除去する。このとき少しオーバエツチングを行ない二酸
化シリコン３３をサイドエツチングさせて、第２層目の
マスク材であるレジスト３４と被エツチング物である窒
化シリコン膜３２の間に空間をつくる。
クとしてフッ化水素酸溶液に被エツチング物を浸して第
１層目のマスク材である二酸化シリコン３３を選択的に
除去する。このとき少しオーバエツチングを行ない二酸
化シリコン３３をサイドエツチングさせて、第２層目の
マスク材であるレジスト３４と被エツチング物である窒
化シリコン膜３２の間に空間をつくる。
次に１第３図（Ｃ）に示すように、四フッ化炭素と水素
との混合物を反応ガスとして、反応性イオンエッチフグ
３５を用いて、第２層目のマスク材であるレジスト３４
ｔ−マスクとして被エツチング物である窒化シリコン３
２をドライエツチングする。
との混合物を反応ガスとして、反応性イオンエッチフグ
３５を用いて、第２層目のマスク材であるレジスト３４
ｔ−マスクとして被エツチング物である窒化シリコン３
２をドライエツチングする。
このとき第１層目のマスク材により得られた空間がある
ため、斜め方向より入射した反応性ガスが被エツチング
物に到達することによシ窒化シリコン層はテーパーを持
った逆台形状にエツチングされる。
ため、斜め方向より入射した反応性ガスが被エツチング
物に到達することによシ窒化シリコン層はテーパーを持
った逆台形状にエツチングされる。
次に、第３図（ｄ）に示すように、レジスト３４を除去
した後、フッ化水素酸溶液に被エツチング物を浸して、
第１層目のマスク材である二酸化シリコン３３を選択的
に除去することによって所望の寸法通シに窒化シリコン
膜の開口部を形成することができ、しかも第１層目のマ
スク材である二酸化シリーンの膜厚を変化させることに
よってテーパー（傾斜角）ｔ−精度よく調整することが
できる。
した後、フッ化水素酸溶液に被エツチング物を浸して、
第１層目のマスク材である二酸化シリコン３３を選択的
に除去することによって所望の寸法通シに窒化シリコン
膜の開口部を形成することができ、しかも第１層目のマ
スク材である二酸化シリーンの膜厚を変化させることに
よってテーパー（傾斜角）ｔ−精度よく調整することが
できる。
なお、本実施例では窒化シリコン膜に適用し九場合につ
いて述べたが、二酸化シリコン膜、多結晶シリコン膜に
も同様適用できる。なお二酸化シリコン膜のときは第１
層目のマスク材としては多結晶シリコン又はリンケイ駿
ガラス、第２層目のマスク材としてはレジストを用いる
ことができ、また多結晶シリコンに適用するときは第１
層目のマスク材として二酸化シリコン、第２層目のマス
ク材としてはレジストを用いることにより所望寸法でテ
ーパーを持った加工が実施できる。
いて述べたが、二酸化シリコン膜、多結晶シリコン膜に
も同様適用できる。なお二酸化シリコン膜のときは第１
層目のマスク材としては多結晶シリコン又はリンケイ駿
ガラス、第２層目のマスク材としてはレジストを用いる
ことができ、また多結晶シリコンに適用するときは第１
層目のマスク材として二酸化シリコン、第２層目のマス
ク材としてはレジストを用いることにより所望寸法でテ
ーパーを持った加工が実施できる。
以上説明したように、本発明によれば、被エツチング物
にアンダーカットのない精度のよい開口部を形成でき、
かつ開口部に精度よくテーパーをつけることができるた
め、後の工程で形成するメタル等の段切れを防止するこ
とができる。
にアンダーカットのない精度のよい開口部を形成でき、
かつ開口部に精度よくテーパーをつけることができるた
め、後の工程で形成するメタル等の段切れを防止するこ
とができる。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した断面図、第２図（ａ）〜（Ｃ）は従
来のウェットエツチングにより被エツチング物にテーパ
ーを施す方法を説明するために工程順に示した断面図、
第３＠（ａ）、Φ）は従来のドライエツチングにより被
エツチング物をエツチングする方法を説明するために工
程順に示した断面図である。 １１．２１．３１・・・・・・シリコン基板、１２，２
２゜３３・・・・・・二酸化クリコン、１４，２３，３
４・・・・・・レジスト、３２・・・・・・窒化７リコ
７．１３＋ ２４゜３５・・・・・・プラズマ、１５
・・・・・・エツチングによシ生じたアンダーカット。 ＄ １ 図
めに工程順に示した断面図、第２図（ａ）〜（Ｃ）は従
来のウェットエツチングにより被エツチング物にテーパ
ーを施す方法を説明するために工程順に示した断面図、
第３＠（ａ）、Φ）は従来のドライエツチングにより被
エツチング物をエツチングする方法を説明するために工
程順に示した断面図である。 １１．２１．３１・・・・・・シリコン基板、１２，２
２゜３３・・・・・・二酸化クリコン、１４，２３，３
４・・・・・・レジスト、３２・・・・・・窒化７リコ
７．１３＋ ２４゜３５・・・・・・プラズマ、１５
・・・・・・エツチングによシ生じたアンダーカット。 ＄ １ 図
Claims (2)
- （１）半導体基板上の被エッチング物をマスクを利用し
てドライエッチングする方法において、被エッチング物
上に第１層目のマスク材と第２層目のマスク材を重ねて
形成する工程と、第２層目のマスク材をパターン形成す
る工程と、第２層目のマスク材をマスクとして第１層目
のマスク材をオーバーに除去しサイドエッチングさせて
空間をつくる工程と、第２層目のマスク材をマスクとし
て被エッチング物をドライエッチングする工程とを含む
ことを特徴とするドライエッチング方法。 - （２）被エッチング物が二酸化シリコンであるとき第１
層目のマスク材が多結晶シリコン又はリンケイ酸ガラス
、第２層目のマスク材がレジストであり、被エッチング
物が窒化シリコンであるとき第１層目のマスク材が二酸
化シリコン、２層目のマスク材がレジストであり、被エ
ッチング物が多結晶シリコンであるとき第１層目のマス
ク材が二酸化シリコン、第２層目のマスク材がレジスト
である特許請求の範囲等（１）項記載のドライエッチン
グ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203203A JPS6181629A (ja) | 1984-09-28 | 1984-09-28 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203203A JPS6181629A (ja) | 1984-09-28 | 1984-09-28 | ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181629A true JPS6181629A (ja) | 1986-04-25 |
Family
ID=16470173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203203A Pending JPS6181629A (ja) | 1984-09-28 | 1984-09-28 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181629A (ja) |
-
1984
- 1984-09-28 JP JP59203203A patent/JPS6181629A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6181629A (ja) | ドライエツチング方法 | |
| JPS61271839A (ja) | パタ−ン形成方法 | |
| JPH11311579A (ja) | 半導体圧力センサのダイアフラム形成方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPS61208833A (ja) | 半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JP2677461B2 (ja) | 半導体装置の製造方法 | |
| JPS63226930A (ja) | 半導体装置の製造方法 | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS6181628A (ja) | ドライエツチング方法 | |
| JPH02218127A (ja) | ドライエッチング方法 | |
| JPH01198030A (ja) | 半導体装置の製造方法 | |
| JPS62154735A (ja) | 半導体装置の製造方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPS6132525A (ja) | ドライエツチング方法 | |
| JPH0432011A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH027521A (ja) | 半導体装置の製造方法 | |
| JPH0546096B2 (ja) | ||
| JPS61224425A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPH0478140A (ja) | 層間配線方法 |