JPS6182511A - 周波数特性切換形差動増幅器 - Google Patents
周波数特性切換形差動増幅器Info
- Publication number
- JPS6182511A JPS6182511A JP59204428A JP20442884A JPS6182511A JP S6182511 A JPS6182511 A JP S6182511A JP 59204428 A JP59204428 A JP 59204428A JP 20442884 A JP20442884 A JP 20442884A JP S6182511 A JPS6182511 A JP S6182511A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- current
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は周波数特性切換形差動増幅器に関する。
増幅器の入力段を複数用意し、出力段から各入力段に別
々に周波数特性の異なる帰還ルーズを接続し、入力段ｔ
−ａ意に選択することで、回路全体の周波数特性を切換
えることができる。この場合、入力段を差動増幅器で構
成すれば、各差動増幅器の電流源全オンオフ切換えるこ
とによって、周波数特性を切換えることができる。
々に周波数特性の異なる帰還ルーズを接続し、入力段ｔ
−ａ意に選択することで、回路全体の周波数特性を切換
えることができる。この場合、入力段を差動増幅器で構
成すれば、各差動増幅器の電流源全オンオフ切換えるこ
とによって、周波数特性を切換えることができる。
第３図はディエンファシス回路の一例であり、入力段と
しては、第１．第２の差動増幅器ＤＩ。
しては、第１．第２の差動増幅器ＤＩ。
Ｄ２が用いられ、各差動増幅器ＤＩ、Ｄ２に対し、定電
流源１をスイッチＳＷによシ任意に接続することができ
る。トランジスタＱ３＃Ｑ４は、第１の差動増幅器ＤＪ
を構成し、トランジスタＱ５．Ｑ６は第２の差動増幅器
Ｄ２ｆ：構成している。トランジスタＱ Ｊ ｅ Ｑ
ｚはそれぞれ差動増幅器Ｄ１．Ｄ；ｔに対する負荷とし
て働く。
流源１をスイッチＳＷによシ任意に接続することができ
る。トランジスタＱ３＃Ｑ４は、第１の差動増幅器ＤＪ
を構成し、トランジスタＱ５．Ｑ６は第２の差動増幅器
Ｄ２ｆ：構成している。トランジスタＱ Ｊ ｅ Ｑ
ｚはそれぞれ差動増幅器Ｄ１．Ｄ；ｔに対する負荷とし
て働く。
また、トランジスタＱ７は出力トランジスタである。更
に、容量Ｃｃは、自己発振防止用の位相補償用である。
に、容量Ｃｃは、自己発振防止用の位相補償用である。
上記の回路において、出力端と、第１の差動増幅器ＤＪ
のトランジスタＱ３のペース間に接続された抵抗Ｒ２は
第１の帰還ループを形成し、出力端と、第２の差動増幅
器Ｄ２ｆ成すトランジスタＱ５のペース間に接続された
抵抗Ｒ４゜Ｒ５、容量Ｃ１の回路は第２の帰還ルーｆ’
ｆ（形成する。抵抗ＲＪ 、Ｒ２は、それぞれ第１．第
２０差動増幅器ＤＪ、０２の入力側抵抗である。
のトランジスタＱ３のペース間に接続された抵抗Ｒ２は
第１の帰還ループを形成し、出力端と、第２の差動増幅
器Ｄ２ｆ成すトランジスタＱ５のペース間に接続された
抵抗Ｒ４゜Ｒ５、容量Ｃ１の回路は第２の帰還ルーｆ’
ｆ（形成する。抵抗ＲＪ 、Ｒ２は、それぞれ第１．第
２０差動増幅器ＤＪ、０２の入力側抵抗である。
この回路において、第１の差動増幅器ＤＩが動作してい
る場合の伝達特性Ｔｌ（ｓ）と、第２の差動増幅器Ｄ２
が動作している場合の伝達特性Ｔｚ（ｓ）は１ Ｔｌ（ｓ） ＝ Ｒ２７ＲＩ Ｃ１拳Ｒ４＝Ｔ、、Ｃ１・（Ｒ４＋Ｒ５） ＝Ｔｔとな
るように、各容量と抵抗の値を選べば目的の周波数特性
を得ることができる。
る場合の伝達特性Ｔｌ（ｓ）と、第２の差動増幅器Ｄ２
が動作している場合の伝達特性Ｔｚ（ｓ）は１ Ｔｌ（ｓ） ＝ Ｒ２７ＲＩ Ｃ１拳Ｒ４＝Ｔ、、Ｃ１・（Ｒ４＋Ｒ５） ＝Ｔｔとな
るように、各容量と抵抗の値を選べば目的の周波数特性
を得ることができる。
第４図は、上記のようにして得られた周波数特性の例で
ある。差動増幅器ＤＪ、Ｄ、’のエミッタバイアスを流
値Ｉｏは同じであるから、オープンループ利得は一定で
ある。この場合、差動増幅器ＤＪに対する負帰還量ＮＦ
Ｉよりも、差動増幅器Ｄ２に対する高域の負帰還量ＮＦ
２が大となり、差動増幅器Ｄ２が動作しているときの位
相余裕が小さくなる。従って、自己発振防止用の位相補
償容ｊｉ Ｃｃの値は、差動増幅器Ｄ２が動作する場合
を考慮して合わせる必要がある。
ある。差動増幅器ＤＪ、Ｄ、’のエミッタバイアスを流
値Ｉｏは同じであるから、オープンループ利得は一定で
ある。この場合、差動増幅器ＤＪに対する負帰還量ＮＦ
Ｉよりも、差動増幅器Ｄ２に対する高域の負帰還量ＮＦ
２が大となり、差動増幅器Ｄ２が動作しているときの位
相余裕が小さくなる。従って、自己発振防止用の位相補
償容ｊｉ Ｃｃの値は、差動増幅器Ｄ２が動作する場合
を考慮して合わせる必要がある。
上記回路のトランジスタＱ３〜Ｑ６の特性が同じであれ
ば、オープンルーツ利得、スルーレートは次式であられ
される。
ば、オープンルーツ利得、スルーレートは次式であられ
される。
オープンルーツ利得
スルーレート
従って、高域利得、スルーレートは、容量Ｃｃに依存す
ることになり、このことは、第２の差動増幅器Ｄ２が動
作している場合の自己発振防止条件に、第１０差動増幅
器Ｄ１の動作時における周波数特性が制約を受けること
を意味する。
ることになり、このことは、第２の差動増幅器Ｄ２が動
作している場合の自己発振防止条件に、第１０差動増幅
器Ｄ１の動作時における周波数特性が制約を受けること
を意味する。
即ち、容量Ｃｃを第２の差動増幅器Ｄ２側の条件に合わ
せたため、第１の差動増幅器Ｄノ側が有する本来の高域
特性、スルーレートを犠牲にしたことになる。
せたため、第１の差動増幅器Ｄノ側が有する本来の高域
特性、スルーレートを犠牲にしたことになる。
この発明は上記の事情に対処すべくなされたもので、異
なる周波数特性を持つ増幅回路を切換えるここのできる
場合、一方の増幅回路の本来の性能が他方の増幅回路の
設定条件によって犠牲にならないようにした周波数特性
切換形差動増幅器を提供することを目的とする。
なる周波数特性を持つ増幅回路を切換えるここのできる
場合、一方の増幅回路の本来の性能が他方の増幅回路の
設定条件によって犠牲にならないようにした周波数特性
切換形差動増幅器を提供することを目的とする。
この発明は出力端を共有した複数の差動増幅器を切換え
て、異なる周波数特性を得る場合、各差動増幅部０１１
．Ｄ１２のエミツタノ９イアス用電流源ＱＣ、ＱＤを択
一的に切換えるとともに電流値も切換え、負帰還量の多
い増幅部のオープンルーツ利得を下げ、負帰還ｆを抑え
ることによシ安定条件を一定にしたものである。
て、異なる周波数特性を得る場合、各差動増幅部０１１
．Ｄ１２のエミツタノ９イアス用電流源ＱＣ、ＱＤを択
一的に切換えるとともに電流値も切換え、負帰還量の多
い増幅部のオープンルーツ利得を下げ、負帰還ｆを抑え
ることによシ安定条件を一定にしたものである。
以下この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例であり、電源ライン１１と
接地ライン１２間にスイッチＳ Ｗ Ｊが接続され、こ
のスイッチＳＷＩは、電源ライン１ノ又は接地う゛イン
Ｊ２の何れか一方を選択しその出力をトランジスタＱＡ
のペースに与、することかできる、トランジスタＱＡ、
ＱＢは、差動スイッチ回路を形成しており、各々のエミ
ッタは共通に電流源１３を介して電源ライン１ノに接続
され、また各コレクタはそれぞれダイオード１４．１５
を介して接地ライン１２に接続される。トランジスタＱ
Ｂのペースには、基準電圧（ｒｅｆ）が与えられている
。
接地ライン１２間にスイッチＳ Ｗ Ｊが接続され、こ
のスイッチＳＷＩは、電源ライン１ノ又は接地う゛イン
Ｊ２の何れか一方を選択しその出力をトランジスタＱＡ
のペースに与、することかできる、トランジスタＱＡ、
ＱＢは、差動スイッチ回路を形成しており、各々のエミ
ッタは共通に電流源１３を介して電源ライン１ノに接続
され、また各コレクタはそれぞれダイオード１４．１５
を介して接地ライン１２に接続される。トランジスタＱ
Ｂのペースには、基準電圧（ｒｅｆ）が与えられている
。
トランジスタＱＡがオフした場合、トランジスタＱＢが
オンし、これに流れる電流は、トランジスタＱＣのペー
スにバイアスを与えることになり、又、トランジスタＱ
Ａがオン、トランジスタＱＢがオフした場合トランジス
タＱＡに流れる電流はトランジスタＱＤのペースにバイ
アスを与えることになる。
オンし、これに流れる電流は、トランジスタＱＣのペー
スにバイアスを与えることになり、又、トランジスタＱ
Ａがオン、トランジスタＱＢがオフした場合トランジス
タＱＡに流れる電流はトランジスタＱＤのペースにバイ
アスを与えることになる。
トランジスタＱＣは、第１の差動増幅器Ｄｌｌの電流源
をなし、そのエミッタは接地ライン１２に接続されコレ
クタは、トランジスタＱ１３゜ＱＪ４の共通エミッタに
接続されている。一方トランジスタＱＤは、第２の差動
増幅器ＤＪ、？の電流源をなし、そのエミッタは抵抗Ｒ
を介して接地ライン１２に接続され、コレクタは、トラ
ンジスタはＱ１５．Ｑ１６の共通エミッタに接続される
。従って、前記スイッチＳｗｌは、トランジスタＱＡ、
ＱＢによる差動スイッチを介して、何れか一方の差動増
幅器をオフｆｔ！Ａｙ５をζ □“ オフに切換えることができる。
をなし、そのエミッタは接地ライン１２に接続されコレ
クタは、トランジスタＱ１３゜ＱＪ４の共通エミッタに
接続されている。一方トランジスタＱＤは、第２の差動
増幅器ＤＪ、？の電流源をなし、そのエミッタは抵抗Ｒ
を介して接地ライン１２に接続され、コレクタは、トラ
ンジスタはＱ１５．Ｑ１６の共通エミッタに接続される
。従って、前記スイッチＳｗｌは、トランジスタＱＡ、
ＱＢによる差動スイッチを介して、何れか一方の差動増
幅器をオフｆｔ！Ａｙ５をζ □“ オフに切換えることができる。
トランジスタＱＪＪのコレクタは、トランジスタＱ１５
のコレクタとともにトランジスタＱｌｌのコレクタ及び
ペースに接続され、トランジスタＱ１４のコレクタは、
トランジスタＱＪ６のコレクタと共にトランジスタＱ１
２のコレクタに接続されている。そしてトランジスタＱ
Ｊ４．ＱＪ６のコレクタは出力部としてトランジスタＱ
Ｊ７のペースに接続される。また、トランジスタＱ ｌ
４ ｙ Ｑ Ｊ ’のペースには基準電圧ｒｅｆが与
えられる。そしてトランジスタＱ Ｊ １ ＃ Ｑ ｌ
２ ｅ Ｑ １７のエミ、りは電源ライン１２に接続
されている。
のコレクタとともにトランジスタＱｌｌのコレクタ及び
ペースに接続され、トランジスタＱ１４のコレクタは、
トランジスタＱＪ６のコレクタと共にトランジスタＱ１
２のコレクタに接続されている。そしてトランジスタＱ
Ｊ４．ＱＪ６のコレクタは出力部としてトランジスタＱ
Ｊ７のペースに接続される。また、トランジスタＱ ｌ
４ ｙ Ｑ Ｊ ’のペースには基準電圧ｒｅｆが与
えられる。そしてトランジスタＱ Ｊ １ ＃ Ｑ ｌ
２ ｅ Ｑ １７のエミ、りは電源ライン１２に接続
されている。
従って、トランジスタＱｌｌ、Ｑ１２は、各差動増幅器
Ｄｌｌ、Ｄ１２の共通の負荷回路として働くことになる
。また、入力（Ｖｔｗ ）は、第１の差動増幅器ＤＪＪ
に対しては抵抗Ｒ１１を介してトランジスタＱ１３のペ
ースに入力し、第２の差動増幅器Ｄ１２に対しては抵抗
Ｒ１３を介してトランジスタＱ１５のペースに入力する
。
Ｄｌｌ、Ｄ１２の共通の負荷回路として働くことになる
。また、入力（Ｖｔｗ ）は、第１の差動増幅器ＤＪＪ
に対しては抵抗Ｒ１１を介してトランジスタＱ１３のペ
ースに入力し、第２の差動増幅器Ｄ１２に対しては抵抗
Ｒ１３を介してトランジスタＱ１５のペースに入力する
。
第１．第２の差動増幅器Ｄｌｌ、Ｄ１２には、帰還ルー
ダが設けられる。即ち、出力端ノロとトランジスタＱＪ
Ｊのベース間には抵抗Ｒ１２が接続され、出力端１６と
トランジスタＱ１５のペース間には、容量Ｃ１１、抵抗
Ｒ１４の直列接続に抵抗ＲＪ ５ｔ−並列接続した回路
が設けられている。
ダが設けられる。即ち、出力端ノロとトランジスタＱＪ
Ｊのベース間には抵抗Ｒ１２が接続され、出力端１６と
トランジスタＱ１５のペース間には、容量Ｃ１１、抵抗
Ｒ１４の直列接続に抵抗ＲＪ ５ｔ−並列接続した回路
が設けられている。
容量Ｃｃは位相補償用、１７は電流源、ＲＩ、は負荷で
ある。
ある。
この発明の回路は上記の如く構成される。今、スイッチ
ＳＷＩが電源ライン１２側を選択すると、電流源１３に
流れる電流工０は、トランジスタＱＢ、ダイオード１５
、トランジスタＱＣによるカレントミラー動作によって
、トランジスタＱＣＫ流れる電流ＩｔはＩｏと等しくな
る。このときトランジスタＱＤに流れる電流■２はＩ
ｚ ” Ｏである。従って、この場合は、Ｍｌの増幅回
路のみが動作する。（ディエンファシスオフ）。次にス
イッチＳＷＩが接地ライン１２側を選択すると、トラン
ジスタＱＡはオン、トランジスタＱＢはオフとなる。従
ってこのときは、トランジスタＱＤに電流工２が流れる
。このときは、Ｉｆ−〇であるから、第２の増幅回路の
みが動作することになる。（ディエンファシスオン）。
ＳＷＩが電源ライン１２側を選択すると、電流源１３に
流れる電流工０は、トランジスタＱＢ、ダイオード１５
、トランジスタＱＣによるカレントミラー動作によって
、トランジスタＱＣＫ流れる電流ＩｔはＩｏと等しくな
る。このときトランジスタＱＤに流れる電流■２はＩ
ｚ ” Ｏである。従って、この場合は、Ｍｌの増幅回
路のみが動作する。（ディエンファシスオフ）。次にス
イッチＳＷＩが接地ライン１２側を選択すると、トラン
ジスタＱＡはオン、トランジスタＱＢはオフとなる。従
ってこのときは、トランジスタＱＤに電流工２が流れる
。このときは、Ｉｆ−〇であるから、第２の増幅回路の
みが動作することになる。（ディエンファシスオン）。
電流■２は、
を満たす値となり、トランジスタＱＤのエミッタ抵抗の
値により任意に設定できる。つまり、このことは、第１
．第２の増幅回路を切換えることで全体の周波数特性を
切換えるのみならずオーブン利得も切換えたことを意味
する。
値により任意に設定できる。つまり、このことは、第１
．第２の増幅回路を切換えることで全体の周波数特性を
切換えるのみならずオーブン利得も切換えたことを意味
する。
先の第４図の特性において、ＮＦ２を’ＭＦ’ｄ分減ら
して、ＮＦＪＫ等しくした場合の位相補償コンデンサの
容量ｔ−Ｃｃ′ とすれば、ｃ ＮＦｄ ＝ ２０Ｌｏｇ−７ ｃ が得られるから、 ｌ １ なる関係が導かれる。つまり本回路の電流Ｉ！このとき
、高域特性Ａｖ（ω）、スルーレート（Ｓ、Ｒ）は次の
ようになる。
して、ＮＦＪＫ等しくした場合の位相補償コンデンサの
容量ｔ−Ｃｃ′ とすれば、ｃ ＮＦｄ ＝ ２０Ｌｏｇ−７ ｃ が得られるから、 ｌ １ なる関係が導かれる。つまり本回路の電流Ｉ！このとき
、高域特性Ａｖ（ω）、スルーレート（Ｓ、Ｒ）は次の
ようになる。
ａｇｌの増幅回路
第２の増幅回路
このようにしたときの周波数特性は、第２図に示すよう
になり、第１の増幅回路の特性を犠牲にすることなく、
つまり、第２の増幅回路に位相余裕を持たせて構成でき
る。
になり、第１の増幅回路の特性を犠牲にすることなく、
つまり、第２の増幅回路に位相余裕を持たせて構成でき
る。
以上説明したように、この発明によれば、増幅回路の周
波数特性を切換える際に、オーグンルーグ利得も切換え
るようにし、安定条件が変わらないようにすることで、
位相補償容量Ｃｃ。
波数特性を切換える際に、オーグンルーグ利得も切換え
るようにし、安定条件が変わらないようにすることで、
位相補償容量Ｃｃ。
値を小さくでき、高域特性やスルーレートを向上するこ
とができる。特に回路を集積向路化した場合には、チッ
プ上のコンデンサ部分の占める面積を小さくできるため
、低価格が可能となる。
とができる。特に回路を集積向路化した場合には、チッ
プ上のコンデンサ部分の占める面積を小さくできるため
、低価格が可能となる。
第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の特性図、第３図は従来の周波数特性切換形
差動増幅器の回路図、第４図は第３図の回路の特性図で
ある。 ＱＡ、ＱＢ 、ＱＣ、ＱＤ、ＱＪ Ｊ〜ＱＪ７・・・ト
ランジスタ、Ｒ，ＲＪ ２〜Ｒ１５，１・・・抵抗、Ｃ
ｌ ｌ ＃ Ｃｃ ・・・容量、ＳＷｉ・・・スイッ
チ。 出願人代理人 弁理士 鈴 江 武 彦第１図
１図の回路の特性図、第３図は従来の周波数特性切換形
差動増幅器の回路図、第４図は第３図の回路の特性図で
ある。 ＱＡ、ＱＢ 、ＱＣ、ＱＤ、ＱＪ Ｊ〜ＱＪ７・・・ト
ランジスタ、Ｒ，ＲＪ ２〜Ｒ１５，１・・・抵抗、Ｃ
ｌ ｌ ＃ Ｃｃ ・・・容量、ＳＷｉ・・・スイッ
チ。 出願人代理人 弁理士 鈴 江 武 彦第１図
Claims (1)
- 共通の負荷回路及び出力トランジスタを有するとともに
、それぞれ異なる周波数特性の負帰還ループが設けられ
た複数の差動増幅部と、この差動増幅部にそれぞれ接続
され、各々は電流値が異なるように設定された複数の電
流源と、前記複数の電流源の何れか１つを選択的にオン
しこれに対応する差動増幅部を動作させる電子的スイッ
チ手段とを具備し、任意の負帰還ループを切換えるとと
もに動作電流値も切換えられることを特徴とする周波数
特性切換形差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204428A JPS6182511A (ja) | 1984-09-29 | 1984-09-29 | 周波数特性切換形差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204428A JPS6182511A (ja) | 1984-09-29 | 1984-09-29 | 周波数特性切換形差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182511A true JPS6182511A (ja) | 1986-04-26 |
Family
ID=16490372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204428A Pending JPS6182511A (ja) | 1984-09-29 | 1984-09-29 | 周波数特性切換形差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182511A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235403A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 演算増幅回路 |
| WO2008099464A1 (ja) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | 電力増幅器 |
-
1984
- 1984-09-29 JP JP59204428A patent/JPS6182511A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235403A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 演算増幅回路 |
| WO2008099464A1 (ja) * | 2007-02-13 | 2008-08-21 | Panasonic Corporation | 電力増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02292906A (ja) | エラー増幅器及びそのシステム | |
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| US7279942B2 (en) | Differential current output unit | |
| US3783400A (en) | Differential current amplifier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US4064463A (en) | Amplifier circuit | |
| JPS5918882B2 (ja) | トランジスタカイロ | |
| JPH0257372B2 (ja) | ||
| US6377126B1 (en) | Current feedback amplification circuit and associated process | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JPH0738379A (ja) | 電子的負荷インピーダンス | |
| US6369638B2 (en) | Power drive circuit | |
| JPH0225286B2 (ja) | ||
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JPH06103389A (ja) | 二重入力信号加算回路 | |
| JP3317922B2 (ja) | 半導体装置内蔵用のスイッチ回路 | |
| JPH05218767A (ja) | 可変利得増幅回路 | |
| JP4128283B2 (ja) | 差動増幅回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS6221059Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS60128703A (ja) | ダ−リントン差動増幅器 | |
| JPS594883B2 (ja) | 音声増幅器 |