JPS5918882B2 - トランジスタカイロ - Google Patents
トランジスタカイロInfo
- Publication number
- JPS5918882B2 JPS5918882B2 JP13377675A JP13377675A JPS5918882B2 JP S5918882 B2 JPS5918882 B2 JP S5918882B2 JP 13377675 A JP13377675 A JP 13377675A JP 13377675 A JP13377675 A JP 13377675A JP S5918882 B2 JPS5918882 B2 JP S5918882B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- circuit
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
利得韻脚回路やスイッチング回路として使用できるトラ
ンジスタ回路として第１図のようなものがある。
ンジスタ回路として第１図のようなものがある。
すなわち、第１図の回路では、入力信号は、トランジス
タＱａｔ Ｑｂ により差動増幅されて取り出されるが
、そのとき、トランジスタＱｃのベース電圧Ｖａを変化
させると、そのコレクタ電流Ｉｏが変化してトランジス
タＱａ 、Ｑｂ のコレクタ電流が変化するので、これ
によりトランジスタＱａ 、Ｑｂ の電流増幅率が変化
してその利得が変化し、従って利得制御やスイッチング
などを行うことができる。
タＱａｔ Ｑｂ により差動増幅されて取り出されるが
、そのとき、トランジスタＱｃのベース電圧Ｖａを変化
させると、そのコレクタ電流Ｉｏが変化してトランジス
タＱａ 、Ｑｂ のコレクタ電流が変化するので、これ
によりトランジスタＱａ 、Ｑｂ の電流増幅率が変化
してその利得が変化し、従って利得制御やスイッチング
などを行うことができる。
ところがこの回路では、出力信号の直流レベルＶｏは、
Ｖｏ ＝ Ｖｃ ｃ −−Ｉ ＯＲＬ
となるので、ベース電圧Ｖａを変化させてコレクタ電流
Ｉｏを制御すると、出力信号の直流レベルＶｏが変化し
てしまう。
Ｉｏを制御すると、出力信号の直流レベルＶｏが変化し
てしまう。
またこれにより出力側のダイナミックレンジが変化して
しまう。
しまう。
さらにコレクタ電流Ｉｏの変化によりトランジスタＱａ
、Ｑｂ のコレクタ電流が変化するとき、それらのベ
ース・エミッタ間電圧が変化するので、これにより入力
側のダイナミックレンジも変化してしまう。
、Ｑｂ のコレクタ電流が変化するとき、それらのベ
ース・エミッタ間電圧が変化するので、これにより入力
側のダイナミックレンジも変化してしまう。
またコレクタ電流Ｉｏ＆ζ全消費電流でもあるが、この
ように消費電流が変化すると、ＩＣ化した場合、内部の
導電パターンに降下電圧の変化を生じたりして他の回路
に干渉を与えることがあるので、ＩＣ化に不利である。
ように消費電流が変化すると、ＩＣ化した場合、内部の
導電パターンに降下電圧の変化を生じたりして他の回路
に干渉を与えることがあるので、ＩＣ化に不利である。
このため本発明においては、これらの欠点を一掃しよう
とするものである。
とするものである。
今、ダイオードの内部インピーダンスについて考えると
、これは、そのダイオードに流れている電流によって決
まり、その値Ｒｄは次式で与えられ、また第２図Ａのよ
うに示される。
、これは、そのダイオードに流れている電流によって決
まり、その値Ｒｄは次式で与えられ、また第２図Ａのよ
うに示される。
６
ＲｄＣΩ〕−□
ＩｄＣｍＡ］
■ｄ：ダイオードの電流
従ってダイオードを可変インピーダンス素子として使用
することにより利得制御回路などを構成できるが、単な
るダイオードでは、それに信号電圧、すなわち、交流電
圧が加えられると、非直線性のために歪みを生じてしま
う。
することにより利得制御回路などを構成できるが、単な
るダイオードでは、それに信号電圧、すなわち、交流電
圧が加えられると、非直線性のために歪みを生じてしま
う。
そこで第３図に示すように、ダイオードＤａ 。
Ｄｂを直列接続し、これに吸い込み型の定電流源Ｘａに
より電流を流した場合を考える。
より電流を流した場合を考える。
すると、そのダイオードＤａ、Ｄｂ の直列回路のイン
ピーダンスＲａｂは、各ダイオードＤａ、Ｄｂのインピ
ーダンスＲａ 、Ｒｂの和 Ｒａｂ＝Ｒａ＋Ｒｂ となり、第２図Ｂのよりになる。
ピーダンスＲａｂは、各ダイオードＤａ、Ｄｂのインピ
ーダンスＲａ 、Ｒｂの和 Ｒａｂ＝Ｒａ＋Ｒｂ となり、第２図Ｂのよりになる。
すなわち、ダイオードＤａ 、 Ｄｂ とが相補的に
動作するので、直線性が良くなり、従って交流電圧力初
口えられても歪みの発生は少ない。
動作するので、直線性が良くなり、従って交流電圧力初
口えられても歪みの発生は少ない。
本発明は、このような点に着目して利得制御などを行う
ようにしたもので、以下その一例について説明しよう。
ようにしたもので、以下その一例について説明しよう。
第４図においてトランジスタＱ１．Ｑ２のエミッタは、
トランジスタＱ５ のコレクタ・エミッタ間を通じて接
地され、トランジスタＱ５のベースにバイアス電源Ｖ、
が接続され、トランジスタＱ１のベースは入力端子Ｔ３
に接続され、トランジスタＱ２のベースはバイアス電
源Ｖ２に接続され、トランジスタＱ１．Ｑ２のコレクタ
は、出力端子Ｔ１．Ｔ２に接続されると共に、負荷抵抗
器Ｒ１゜Ｒ２（Ｒ１’−Ｒ２）を通じて電源端子Ｔ４に
接続されて第１の差動アンプ１が構成される。
トランジスタＱ５ のコレクタ・エミッタ間を通じて接
地され、トランジスタＱ５のベースにバイアス電源Ｖ、
が接続され、トランジスタＱ１のベースは入力端子Ｔ３
に接続され、トランジスタＱ２のベースはバイアス電
源Ｖ２に接続され、トランジスタＱ１．Ｑ２のコレクタ
は、出力端子Ｔ１．Ｔ２に接続されると共に、負荷抵抗
器Ｒ１゜Ｒ２（Ｒ１’−Ｒ２）を通じて電源端子Ｔ４に
接続されて第１の差動アンプ１が構成される。
そしてトランジスタＱ１．Ｑ２のコレクタ間に、可変イ
ンピーダンス素子としてダイオードＤ１．Ｄ２が互いに
逆極性に直列接続される。
ンピーダンス素子としてダイオードＤ１．Ｄ２が互いに
逆極性に直列接続される。
またトランジスタＱ３ 、Ｑ４は第２の差動アンプ２を
構成しているもので、トランジスタＱｓ 、Ｑ４のエミ
ッタはトランジスタＱ６のコレクタ・エミッタ間を通じ
て接地され、トランジスタＱ６のベースにバイアス電源
ｖ６が接続され、トランジスタＱ３ のベースはバイア
ス電源Ｖ３に接続され、そのコレクタはトランジスタＱ
ｒ 、Ｑ２のエミッタに接続され、トランジスタＱ４の
ベースは制御電圧源Ｖ４に接続され、そのコレクタは、
ダイオードＤ１とＤ２との接続点に接続される。
構成しているもので、トランジスタＱｓ 、Ｑ４のエミ
ッタはトランジスタＱ６のコレクタ・エミッタ間を通じ
て接地され、トランジスタＱ６のベースにバイアス電源
ｖ６が接続され、トランジスタＱ３ のベースはバイア
ス電源Ｖ３に接続され、そのコレクタはトランジスタＱ
ｒ 、Ｑ２のエミッタに接続され、トランジスタＱ４の
ベースは制御電圧源Ｖ４に接続され、そのコレクタは、
ダイオードＤ１とＤ２との接続点に接続される。
なおこの場合、トランジスタＱ５ のコレクタ電流は、
トランジスタＱ３ のコレクタ電流に比べて例えば十分
に大きくされる。
トランジスタＱ３ のコレクタ電流に比べて例えば十分
に大きくされる。
このような構成によれば、端子Ｔ３ に入力信号（トラ
ンジスタＱ１ のバイアス電圧も含むものとする）が供
給されると、これは、トランジスタＱ１．Ｑ２により差
動増幅されて端子Ｔ１．Ｔ２に取り出される。
ンジスタＱ１ のバイアス電圧も含むものとする）が供
給されると、これは、トランジスタＱ１．Ｑ２により差
動増幅されて端子Ｔ１．Ｔ２に取り出される。
そしてこの場合、制御電圧Ｖ４を変化させてトランジス
タＱ４ のコレクタ電流を変化させれば、これはダイオ
ードＤＩ 、Ｄ２を流れる電流の変化でもあるから、こ
れによりダイオードＤＩ ＞ Ｄ２の直列回路のインピ
ーダンスが変化する。
タＱ４ のコレクタ電流を変化させれば、これはダイオ
ードＤＩ 、Ｄ２を流れる電流の変化でもあるから、こ
れによりダイオードＤＩ ＞ Ｄ２の直列回路のインピ
ーダンスが変化する。
そして制御電圧ｖ４を大きくしたときには、ダイオード
Ｄｉ ２Ｄ２に十分な電流が流れ、その直列インピーダ
ンスは十分に小さく（オン）になると共に、出力信号は
トランジスタＱ１．Ｑ２のコレクタに互いに逆相同レベ
ルで得られているので、この出力信号はダイオードＤＩ
、Ｄ２を通じて相殺され、従って端子Ｔ１．Ｔ２には
出力信号は得られない。
Ｄｉ ２Ｄ２に十分な電流が流れ、その直列インピーダ
ンスは十分に小さく（オン）になると共に、出力信号は
トランジスタＱ１．Ｑ２のコレクタに互いに逆相同レベ
ルで得られているので、この出力信号はダイオードＤＩ
、Ｄ２を通じて相殺され、従って端子Ｔ１．Ｔ２には
出力信号は得られない。
すなわち、利得は最小となる。
一方、制御電圧Ｖ４を小さくしたときには、ダイオード
ＤＩ ７ Ｄ２を流れる電流がＯとなり、その直列イン
ピーダンスは十分に太き（（オフ）となるので、トラン
ジスタＱｌ 、Ｑ２の出力信号は、相殺されることなく
、そのまま端子Ｔ１．Ｔ２に取り出され、すなわち最大
利得となる。
ＤＩ ７ Ｄ２を流れる電流がＯとなり、その直列イン
ピーダンスは十分に太き（（オフ）となるので、トラン
ジスタＱｌ 、Ｑ２の出力信号は、相殺されることなく
、そのまま端子Ｔ１．Ｔ２に取り出され、すなわち最大
利得となる。
従って制御電圧ｖ４を変化させることにより利得制御が
できる。
できる。
すなわち、ダイオードＤ工ｊＤ２の直列インピーダンス
を２Ｒｄとすれば、この回路は等制約に第５図Ａのよう
に示すことができ、さらにこの等価回路は第５図Ｂのよ
うに変形できる。
を２Ｒｄとすれば、この回路は等制約に第５図Ａのよう
に示すことができ、さらにこの等価回路は第５図Ｂのよ
うに変形できる。
ただしＲ３、−Ｒ２３＝Ｒ１Ｒｄ／（Ｒ１＋Ｒｄ ）そ
してインピーダンスＲ１２、Ｒ２３、Ｒ３□の接続点は
、交流的零電位点であるから、トランジスタＱｌ 、Ｑ
２のエミッタ抵抗をｒ。
してインピーダンスＲ１２、Ｒ２３、Ｒ３□の接続点は
、交流的零電位点であるから、トランジスタＱｌ 、Ｑ
２のエミッタ抵抗をｒ。
とすれば、この回路の電圧利得Ａｖは、
Ａ７＝５翫。
−均ＲｄＡ。〔倍〕ｒｏ ｒｅ（Ｒ１＋Ｒｄ）
となる。
ただし、Ａｏ は負帰還のないときの電圧利得である。
従って最小利得時のダイオードＤＩ 、Ｄ２の直列イン
ピーダンスを２Ｒｏとすれば、最小第１」得Ａｍ１ｎは
、 Ｒｔ Ｒｏ Ａ。
ピーダンスを２Ｒｏとすれば、最小第１」得Ａｍ１ｎは
、 Ｒｔ Ｒｏ Ａ。
Ａｍ１ｎ’：２０ ｌｏｇ ＣｄＢ
］ｒｅ（Ｒ１＋Ｒｏ ） となる。
］ｒｅ（Ｒ１＋Ｒｏ ） となる。
また最大利得時のダイオードＤＩ ？ Ｄ２の直列イン
ピーダンスを無限大とすれば、最大利得Ａｍａｘは、 ＲｌＡ。
ピーダンスを無限大とすれば、最大利得Ａｍａｘは、 ＲｌＡ。
Ａｍａｘ’：２０ ｌｏｇ−［ｄＢ 〕
ｅ
となる。
そして最小利得Ａｍ１ｎと最大利得Ａｍａｘとの差、す
なわち、利得の匍脚幅ΔＡｖは、 Ｒ１＋Ｒ。
なわち、利得の匍脚幅ΔＡｖは、 Ｒ１＋Ｒ。
ΔＡｖ＝ Ａｍａｘ −Ａｍｉｎ ＝２０ ｌｏｇ −
［ｄＢ］Ｒ０ となる。
［ｄＢ］Ｒ０ となる。
こうして本発明によれば、利得制御を行うことができる
。
。
そしてこの場合、特に本発明によれば、第１図の回路の
ような欠点がない。
ような欠点がない。
すなわち、１対のダイオードＤｉ ｊ Ｄ２を可変イン
ピーダンス素子として使用しているので、第２図Ｂで説
明したように、歪みの発生が少ない。
ピーダンス素子として使用しているので、第２図Ｂで説
明したように、歪みの発生が少ない。
さらに制御電圧Ｖ４を変化させると、トランジスタＱｓ
、Ｑ４のコレクタ電流は変化するが、このコレクタ電
流の変化は相補的であり、またトランジスタＱ３ のコ
レクタ電流（直流分）のうち、トランジスタＱ１を通じ
て抵抗器Ｒ１に流れる電流と、トランジスタＱ２を通じ
て抵抗器Ｒ２に流れる電流とは互いに等しく、さらに、
トランジスタＱ４のコレクタ電流のうち、ダイオードＤ
１ を通じて抵抗器Ｒ１に流れる電流と、ダイオード
Ｄ２を通じて抵抗器Ｒ２に流れる電流とは互いに等しい
。
、Ｑ４のコレクタ電流は変化するが、このコレクタ電
流の変化は相補的であり、またトランジスタＱ３ のコ
レクタ電流（直流分）のうち、トランジスタＱ１を通じ
て抵抗器Ｒ１に流れる電流と、トランジスタＱ２を通じ
て抵抗器Ｒ２に流れる電流とは互いに等しく、さらに、
トランジスタＱ４のコレクタ電流のうち、ダイオードＤ
１ を通じて抵抗器Ｒ１に流れる電流と、ダイオード
Ｄ２を通じて抵抗器Ｒ２に流れる電流とは互いに等しい
。
従って抵抗器Ｒ１を流れる電流と、抵抗器Ｒ２を流れる
電流とは互いに等しく、かつ、一定なので、制御電圧Ｖ
４を変化させても、端子Ｔ１．Ｔ２の直流レヘルは一定
であり、かつ、互いに等しい。
電流とは互いに等しく、かつ、一定なので、制御電圧Ｖ
４を変化させても、端子Ｔ１．Ｔ２の直流レヘルは一定
であり、かつ、互いに等しい。
またこれにより制御電圧Ｖ４を変化させても、トランジ
スタＱ１．Ｑ２の出力側のダイナミックレンジが変化す
ることが少ない。
スタＱ１．Ｑ２の出力側のダイナミックレンジが変化す
ることが少ない。
さらにトランジスタＱ１．Ｑ２にＩｔＬ ）ランジス
タＱ５のコレクタ電流が流れているので、制御電圧Ｖ４
の変化によりトランジスタＱ３ のコレクタ電流が変
化しても、トランジスタＱ１．Ｑ２のベース・エミッタ
間電圧はほぼ一定であり、従ってトランジスタＱ１．Ｑ
２の入力側のダイナミックレンジが変化することが少な
い。
タＱ５のコレクタ電流が流れているので、制御電圧Ｖ４
の変化によりトランジスタＱ３ のコレクタ電流が変
化しても、トランジスタＱ１．Ｑ２のベース・エミッタ
間電圧はほぼ一定であり、従ってトランジスタＱ１．Ｑ
２の入力側のダイナミックレンジが変化することが少な
い。
またこの回路の全消費電流＆ζ トランジスタＱ５ 、
Ｑａのコレクタ電流の和に等しく、これは常に一定であ
るから、ＩＣ化の場合、不都合を生じることかない。
Ｑａのコレクタ電流の和に等しく、これは常に一定であ
るから、ＩＣ化の場合、不都合を生じることかない。
第６図の例においては、ダイオードＤＩ ？ Ｄ２の直
列回路に代えてトランジスタＱ７ 、Ｑｇの並列回路と
された場合である。
列回路に代えてトランジスタＱ７ 、Ｑｇの並列回路と
された場合である。
そしてこの回路によれば、トランジスタＱ４ は、トラ
ンジスタＱ７ 、Ｑｓのベース電流を制御すればよいの
で、トランジスタＱ６のコレクタ電流を十分に小さくで
き、回路効率がよくなる。
ンジスタＱ７ 、Ｑｓのベース電流を制御すればよいの
で、トランジスタＱ６のコレクタ電流を十分に小さくで
き、回路効率がよくなる。
また第７図の例においては、抵抗器Ｒ，、Ｒ２に代えて
トランジスタＱ＋ｔ ｔ Ｑｌ□が接続されると共に、
トランジスタＱ１．Ｑ２の負荷として抵抗器Ｒ３がダイ
オードＤｉ ） Ｄ２に並列接続された場合である。
トランジスタＱ＋ｔ ｔ Ｑｌ□が接続されると共に、
トランジスタＱ１．Ｑ２の負荷として抵抗器Ｒ３がダイ
オードＤｉ ） Ｄ２に並列接続された場合である。
そしてトランジスタＱｕ 、Ｑ１２とトランジスタＱ１
３′とで第１のカレントミラー回路が構成され、トラン
ジスタＱ１□、Ｑ１□にベースバイアスが与えられると
共に、トランジスタＱ５ 、ＱｅとトランジスタＱ１４
とで第２のカレントミラー回路が構成されてトランジス
タＱ５ 、Ｑａにベースバイアスが与えられる。
３′とで第１のカレントミラー回路が構成され、トラン
ジスタＱ１□、Ｑ１□にベースバイアスが与えられると
共に、トランジスタＱ５ 、ＱｅとトランジスタＱ１４
とで第２のカレントミラー回路が構成されてトランジス
タＱ５ 、Ｑａにベースバイアスが与えられる。
またトランジスタＱ５ 、Ｑａのコレクタ電流を互いに
等しくするには、例えば Ｒ，＝Ｒ５＝Ｒ６ とすればよい。
等しくするには、例えば Ｒ，＝Ｒ５＝Ｒ６ とすればよい。
そしてこの回路においては、抵抗器Ｒ１、Ｒ２に代えて
−Ｒ３とおけば、上述の各式が成り立つ。
−Ｒ３とおけば、上述の各式が成り立つ。
さらに第８図の例においては、第７図の抵抗器Ｒ３が抵
抗器Ｒ３１とＲ３□（Ｒ３１＝Ｒ３２）との直列回路と
され、それらの接続中点にバイアス電源ｖ７が接続され
た場合である。
抗器Ｒ３１とＲ３□（Ｒ３１＝Ｒ３２）との直列回路と
され、それらの接続中点にバイアス電源ｖ７が接続され
た場合である。
従ってこの回路では、端子Ｔ１．Ｔ２の直流レベルはＶ
７ とすることができる。
７ とすることができる。
また第９図の例においてに銭抵抗器Ｒ７ｔ Ｒ８（Ｒ７
＝Ｒ８）が接続された場合である。
＝Ｒ８）が接続された場合である。
従ってこの回路においては、
（Ｒ１十Ｒ７） （Ｒ１＋ ＲＯ）
ΔＡｖ＝２０ ｌｏｇ Ｃｄ
Ｂ 〕（Ｒ１＋Ｒ７）Ｒｏ＋ＲＩＲ７ となり、利得制御の制御幅ΔＡｖを小さくできる。
Ｂ 〕（Ｒ１＋Ｒ７）Ｒｏ＋ＲＩＲ７ となり、利得制御の制御幅ΔＡｖを小さくできる。
なお上述においては、本発明の回路を利得制御回路とし
て説明したが、端子Ｔ３ に供給される信号及びトラン
ジスタＱ４のベースに供給される信号（匍脚電圧Ｖ４）
の形態を変更することにより、スイッチング回路、混合
回路、変調回路、乗算回路などとしても動作させること
ができる。
て説明したが、端子Ｔ３ に供給される信号及びトラン
ジスタＱ４のベースに供給される信号（匍脚電圧Ｖ４）
の形態を変更することにより、スイッチング回路、混合
回路、変調回路、乗算回路などとしても動作させること
ができる。
【図面の簡単な説明】
第１図は従来例の接続図、第２図及び第３図は本発明を
説明するための特性図及び接続図、第４図は本発明の一
例の接続図、第５図はその等価回路図、第６図〜第９図
はそれぞれ本発明の他の例の接続図である。 Ｔ１．Ｔ２は出力端子、Ｔ３は入力端子である。
説明するための特性図及び接続図、第４図は本発明の一
例の接続図、第５図はその等価回路図、第６図〜第９図
はそれぞれ本発明の他の例の接続図である。 Ｔ１．Ｔ２は出力端子、Ｔ３は入力端子である。
Claims (1)
- １ 第１及び第２のトランジスタのエミッタが第３のト
ランジスタのコレクタに接続され、上記第１及び第２の
トランジスタのコレクタがそれぞれ負荷を通じて電源に
接続され、上記第１及び第２のトランジスタのコレクタ
間に、１対の可変インピーダンス素子が互いに逆極性に
接続され、上記第３のトランジスタのエミッタ及び第４
のトランジスタのエミッタが定電流源に接続され、上記
第４のトランジスタのコレクタが上記１対の可変インピ
ーダンス素子に接続され、上記第１及び第２のトランジ
スタのエミッタと接地との間に第５のトランジスタのコ
レクタ・エミッタ間が接続され、上記第５のトランジス
タのベースにバイアス源が接続され、上記第１及び第２
のトランジスタの一方のベースに第１の信号が供給さね
、上記第３及び第４のトランジスタの一方のベースに第
２の信号が供給され、上記第１及び第２のトランジスタ
の少なくとも一方のコレクタから出力信号が取り出され
るトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13377675A JPS5918882B2 (ja) | 1975-11-07 | 1975-11-07 | トランジスタカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13377675A JPS5918882B2 (ja) | 1975-11-07 | 1975-11-07 | トランジスタカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5258345A JPS5258345A (en) | 1977-05-13 |
| JPS5918882B2 true JPS5918882B2 (ja) | 1984-05-01 |
Family
ID=15112698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13377675A Expired JPS5918882B2 (ja) | 1975-11-07 | 1975-11-07 | トランジスタカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918882B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60141785U (ja) * | 1984-03-02 | 1985-09-19 | 加藤 叔孝 | せんべい |
| JPH046680U (ja) * | 1990-04-27 | 1992-01-22 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5364452A (en) * | 1976-11-19 | 1978-06-08 | Mitsubishi Electric Corp | Variable gain control device |
| JPS54102853A (en) * | 1978-01-31 | 1979-08-13 | Pioneer Electronic Corp | Muutuning circuit |
| US4344043A (en) * | 1980-04-23 | 1982-08-10 | Rca Corporation | Variable load impedance gain-controlled amplifier |
| JPS57130357A (en) * | 1981-02-04 | 1982-08-12 | Toshiba Corp | Electronic optical bodytube |
-
1975
- 1975-11-07 JP JP13377675A patent/JPS5918882B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60141785U (ja) * | 1984-03-02 | 1985-09-19 | 加藤 叔孝 | せんべい |
| JPH046680U (ja) * | 1990-04-27 | 1992-01-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5258345A (en) | 1977-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0004099B1 (en) | Electrically variable impedance circuit | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS6156642B2 (ja) | ||
| JPS59103174A (ja) | 電圧加算回路 | |
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| GB2066601A (en) | Electrically variable impedance circuit with feedback comppensation | |
| JPS5918882B2 (ja) | トランジスタカイロ | |
| US4267521A (en) | Compound transistor circuitry | |
| US4137506A (en) | Compound transistor circuitry | |
| JPS5934169Y2 (ja) | 増幅回路 | |
| JPH0346581Y2 (ja) | ||
| US3548330A (en) | Bipolar amplifier | |
| JPH0257372B2 (ja) | ||
| US3460049A (en) | Single ended and differential stabilized amplifier | |
| JPH0527282B2 (ja) | ||
| JP2765257B2 (ja) | 増幅回路 | |
| US3990017A (en) | Current amplifier | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0462608B2 (ja) | ||
| JPH0212743Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0659015B2 (ja) | トランジスタ増幅回路 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPH0346407A (ja) | 可変利得増幅器 | |
| JPS6212693B2 (ja) |