JPS6184040A - 樹脂封止形半導体メモリ装置 - Google Patents
樹脂封止形半導体メモリ装置Info
- Publication number
- JPS6184040A JPS6184040A JP59205024A JP20502484A JPS6184040A JP S6184040 A JPS6184040 A JP S6184040A JP 59205024 A JP59205024 A JP 59205024A JP 20502484 A JP20502484 A JP 20502484A JP S6184040 A JPS6184040 A JP S6184040A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- memory array
- array forming
- forming part
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は樹脂封止形半導体メモリ装置に関するもので
ある。
ある。
通常、紫外線消去形読み出し専用メモリ装置（以下「Ｅ
ｐＲｏｈｆＪと呼ぶ）には、紫外線による消去を必要と
するので、紫外線透過窓付きパッケージが使用されてい
る。この紫外線透過窓の材料としては、紫外線透過ガラ
スまだは石英ガラスが一般に用いられている。これに対
して、一般に使用されているエポキシ系合成樹脂をパ、
ツケージの材料として用いる場合には、エポキシ系合成
樹脂の熱膨張係数と上記のような紫外線透過窓の材料の
熱膨張係数との間に差があるので、熱ストレスに対して
弱いという欠点が生ずる。そのためく、紫外線透過窓付
きパッケージの場合には、パッケージの材料としては、
セラミックスを用いることが一般的になっている０しか
し、この場合には、エポキシ系合成樹脂を用いる場合に
比べて、高価になるといつ欠点がある。
ｐＲｏｈｆＪと呼ぶ）には、紫外線による消去を必要と
するので、紫外線透過窓付きパッケージが使用されてい
る。この紫外線透過窓の材料としては、紫外線透過ガラ
スまだは石英ガラスが一般に用いられている。これに対
して、一般に使用されているエポキシ系合成樹脂をパ、
ツケージの材料として用いる場合には、エポキシ系合成
樹脂の熱膨張係数と上記のような紫外線透過窓の材料の
熱膨張係数との間に差があるので、熱ストレスに対して
弱いという欠点が生ずる。そのためく、紫外線透過窓付
きパッケージの場合には、パッケージの材料としては、
セラミックスを用いることが一般的になっている０しか
し、この場合には、エポキシ系合成樹脂を用いる場合に
比べて、高価になるといつ欠点がある。
一方、最近、メモリ情報の書き込、みが−回のみで書き
込まれた情報を消去することがない用途にのみ使用され
紫外線透過窓を具備しない安価な樹脂封止形ＥＰＲＯＭ
が注目を浴びている０第２図（４）および０）はそれぞ
れ従来の樹脂封止形ＥＰＲＯＭを示す平面図およびその
一部を破砕して示す正面図である０ 図において、（１）はＥＰＲＯＭチップ（以下「チップ
」と呼ぶ）、ｔ２）はチップ（１１がダイボンディング
されたリードフレームのグイパッド、（３）はリードフ
レームの外部リード条帯、（４）はチップ（１）の電極
とリード条帯（３）の所要部分およびボンディングワイ
ヤ（４）を封止する樹脂封止体、（６）は外部リード条
帯（３）の樹脂封止体（５）から外部に出ている部分を
成形して形成された外部リードピンである。
込まれた情報を消去することがない用途にのみ使用され
紫外線透過窓を具備しない安価な樹脂封止形ＥＰＲＯＭ
が注目を浴びている０第２図（４）および０）はそれぞ
れ従来の樹脂封止形ＥＰＲＯＭを示す平面図およびその
一部を破砕して示す正面図である０ 図において、（１）はＥＰＲＯＭチップ（以下「チップ
」と呼ぶ）、ｔ２）はチップ（１１がダイボンディング
されたリードフレームのグイパッド、（３）はリードフ
レームの外部リード条帯、（４）はチップ（１）の電極
とリード条帯（３）の所要部分およびボンディングワイ
ヤ（４）を封止する樹脂封止体、（６）は外部リード条
帯（３）の樹脂封止体（５）から外部に出ている部分を
成形して形成された外部リードピンである。
従来の樹脂封止形ＥＰＲＯＭは、上記のように構成され
ているので、メモリ情報の書き込みが一回のみに限る用
途に使用される場合には、紫外線透過窓付セラミックス
パッケージを用いるＥ ＰＲＯＭに比べて、樹脂封止体
（５）の成形が容易で安価になる。
ているので、メモリ情報の書き込みが一回のみに限る用
途に使用される場合には、紫外線透過窓付セラミックス
パッケージを用いるＥ ＰＲＯＭに比べて、樹脂封止体
（５）の成形が容易で安価になる。
上記のような樹脂封止形ＥＰ ＲＯＭでは、メモリ保持
特性や長期信頼性が、チップ（１）の表面上に形成され
たパッシベーション膜（図示せず）の特性。
特性や長期信頼性が、チップ（１）の表面上に形成され
たパッシベーション膜（図示せず）の特性。
このパッシベーション膜に接触する樹脂封止体（５）の
材質、この樹脂封止体（５）の成形時に金型内に注入さ
れる封止用樹脂がチップ（１）の表面上のパッシベーシ
ョン膜を押圧する度合などによって影響される。さらに
、具体的に説明すると、チップ（１）の表面上に形成さ
れたパッシベーション膜に封止用樹脂が直接接触してこ
のパッシベーション膜を押圧する場合には、パッシベー
ション膜のピンホールや欠陥などの凹凸またはパッシベ
ーション膜の表面上に存在する異物によりチップ（１）
のメモリアレイが押しつぶされたり、封止用樹脂中に含
まれているイオン性不純物などのパッシベーション膜の
ピンホールや欠陥を通しての浸入によりチップ（１１が
汚染されたりして、メモリ保持特性や長期信頼性が悪く
なるという問題点があった０この発明は、かかる問題点
を解決するためになされたもので、メモリ保持特性や長
期信頼性が悪くなるのを防止できる樹脂封止形半導体メ
モリ装置を得ることを目的とする。
材質、この樹脂封止体（５）の成形時に金型内に注入さ
れる封止用樹脂がチップ（１）の表面上のパッシベーシ
ョン膜を押圧する度合などによって影響される。さらに
、具体的に説明すると、チップ（１）の表面上に形成さ
れたパッシベーション膜に封止用樹脂が直接接触してこ
のパッシベーション膜を押圧する場合には、パッシベー
ション膜のピンホールや欠陥などの凹凸またはパッシベ
ーション膜の表面上に存在する異物によりチップ（１）
のメモリアレイが押しつぶされたり、封止用樹脂中に含
まれているイオン性不純物などのパッシベーション膜の
ピンホールや欠陥を通しての浸入によりチップ（１１が
汚染されたりして、メモリ保持特性や長期信頼性が悪く
なるという問題点があった０この発明は、かかる問題点
を解決するためになされたもので、メモリ保持特性や長
期信頼性が悪くなるのを防止できる樹脂封止形半導体メ
モリ装置を得ることを目的とする。
この発明に係る樹脂封止形半導体メモリ装置は、チップ
の少なくともメモリアレイ形成部分をこの形成部分との
間に空間ができるように覆うコツプ状の絶Ｒ囲い体をチ
ップ上に接着するものである。
の少なくともメモリアレイ形成部分をこの形成部分との
間に空間ができるように覆うコツプ状の絶Ｒ囲い体をチ
ップ上に接着するものである。
この発明においては、チップ上にメモリアレイ形成部分
を覆う絶縁囲い体を接着することにより、メモリアレイ
形成部分と封止用樹脂とが直接接触するのを防止するこ
とができる。
を覆う絶縁囲い体を接着することにより、メモリアレイ
形成部分と封止用樹脂とが直接接触するのを防止するこ
とができる。
第１図はこの発明の一実施例を一部破砕して示す正面図
である。
である。
図において、（１）〜（６）は上記従来装置と全く同一
のものである。（７）はチップ（１）の主面部の一部に
形成されたメモリアレイ形成部分、（８）は耐熱性があ
り機械的強度の比較的大きい合成樹脂からなりチップ（
１）の少なくともメモリアレイ形成部分（７）をこの形
成部分（７）との間に空間ができるように覆いチップｔ
１）の主面上に絶縁性および耐熱性を有する接着剤で固
着されたコツプ状の絶縁囲い体である。
のものである。（７）はチップ（１）の主面部の一部に
形成されたメモリアレイ形成部分、（８）は耐熱性があ
り機械的強度の比較的大きい合成樹脂からなりチップ（
１）の少なくともメモリアレイ形成部分（７）をこの形
成部分（７）との間に空間ができるように覆いチップｔ
１）の主面上に絶縁性および耐熱性を有する接着剤で固
着されたコツプ状の絶縁囲い体である。
上記のように構成された樹脂封止形ＥＰＲＯＭにおいて
は、チップ（１）の少なくともメモリアレイ形成部分（
７）が、絶縁囲い体（８）によシ、樹脂封止体（５）の
成形時の封止用樹脂とは直接接触することがないから、
封止用樹脂によってメモリアレイ形成部分（７）が押し
つぶされたり、封止用樹脂中のイオン性不純物の浸入に
よってメモリアレイ形成部分（力が汚染されたりするこ
とがなく、メモリ保持特性や長期信頼性が悪くなるのを
防止することができる０ なお、この実施例では、樹脂封止形ＥＰＲＯＭを例にと
り述べたが、この発明はこれに限らず、樹脂封止形の随
時読み出し書き込み可能半導体メモリ装置（ＲＡＭ）な
どのその他の樹脂封止形半導体メモリ装置にも適用する
ことができる０ 〔発明の効果〕 この発明は以上説明したとおり、チップの少なくともメ
モリ形成部分を覆う絶縁囲い体をチップ上に接着すると
いう簡単な構造により、メモリアレイ形成部分と封止用
樹脂とが直接接触することがないから、封止用樹脂によ
ってメモリアレイ形成部分が押しつぶされたり、封止用
樹脂中のイオン性不純物の浸入によってメモリアレイ形
成部分が汚染されたりすることがなく、メモリ保持特性
や長期信頼性が悪くなるのを防止することができる０
は、チップ（１）の少なくともメモリアレイ形成部分（
７）が、絶縁囲い体（８）によシ、樹脂封止体（５）の
成形時の封止用樹脂とは直接接触することがないから、
封止用樹脂によってメモリアレイ形成部分（７）が押し
つぶされたり、封止用樹脂中のイオン性不純物の浸入に
よってメモリアレイ形成部分（力が汚染されたりするこ
とがなく、メモリ保持特性や長期信頼性が悪くなるのを
防止することができる０ なお、この実施例では、樹脂封止形ＥＰＲＯＭを例にと
り述べたが、この発明はこれに限らず、樹脂封止形の随
時読み出し書き込み可能半導体メモリ装置（ＲＡＭ）な
どのその他の樹脂封止形半導体メモリ装置にも適用する
ことができる０ 〔発明の効果〕 この発明は以上説明したとおり、チップの少なくともメ
モリ形成部分を覆う絶縁囲い体をチップ上に接着すると
いう簡単な構造により、メモリアレイ形成部分と封止用
樹脂とが直接接触することがないから、封止用樹脂によ
ってメモリアレイ形成部分が押しつぶされたり、封止用
樹脂中のイオン性不純物の浸入によってメモリアレイ形
成部分が汚染されたりすることがなく、メモリ保持特性
や長期信頼性が悪くなるのを防止することができる０
第１図はこの発明の一実施例を一部破砕して示す正面図
、第２図囚および＠）はそれぞれ従来の樹脂封止形ＥＰ
ＲＯＭを示す平面図およびその一部を破砕して示す正面
図である０ 図において、（１）は半導体チップ、（５）は樹脂封止
体、（７）はメモリアレイ形成部分、（８）は絶縁囲い
体である。 なお、各図中同一符号は同一または和尚部分を示す。
、第２図囚および＠）はそれぞれ従来の樹脂封止形ＥＰ
ＲＯＭを示す平面図およびその一部を破砕して示す正面
図である０ 図において、（１）は半導体チップ、（５）は樹脂封止
体、（７）はメモリアレイ形成部分、（８）は絶縁囲い
体である。 なお、各図中同一符号は同一または和尚部分を示す。
Claims (1)
- （１）主面部の一部にメモリアレイ形成部分を有する半
導体チップが樹脂封止されたものにおいて、上記半導体
チップの主面上に少なくとも上記メモリアレイ形成部分
をこの形成部分との間に空間ができるように覆う絶縁囲
い体が接着されていることを特徴とする樹脂封止形半導
体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205024A JPS6184040A (ja) | 1984-09-29 | 1984-09-29 | 樹脂封止形半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205024A JPS6184040A (ja) | 1984-09-29 | 1984-09-29 | 樹脂封止形半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184040A true JPS6184040A (ja) | 1986-04-28 |
| JPH0321090B2 JPH0321090B2 (ja) | 1991-03-20 |
Family
ID=16500178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205024A Granted JPS6184040A (ja) | 1984-09-29 | 1984-09-29 | 樹脂封止形半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184040A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5988850A (ja) * | 1982-11-12 | 1984-05-22 | Toshiba Corp | 集積回路装置 |
-
1984
- 1984-09-29 JP JP59205024A patent/JPS6184040A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5988850A (ja) * | 1982-11-12 | 1984-05-22 | Toshiba Corp | 集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0321090B2 (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4699682A (en) | Surface acoustic wave device sealing method | |
| US4710797A (en) | Erasable and programable read only memory devices | |
| KR920003484A (ko) | 반도체 장치 및 그의 제조방법 | |
| JP3173586B2 (ja) | 全モールド型固体撮像装置およびその製造方法 | |
| US4723156A (en) | EPROM device and a manufacturing method thereof | |
| US4460915A (en) | Plastic package for radiation sensitive semiconductor devices | |
| JPS6184040A (ja) | 樹脂封止形半導体メモリ装置 | |
| JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
| JPS60113950A (ja) | 半導体装置 | |
| JPH0312467B2 (ja) | ||
| JPS6221250A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPS5998540A (ja) | 半導体装置 | |
| JPS61207037A (ja) | Ｉｃパツケ−ジ | |
| JPS61283148A (ja) | 半導体メモリパツケ−ジ装置 | |
| JPS5742152A (en) | Resin sealed type semiconductor and manufacture thereof | |
| JPS6352448A (ja) | 窓付樹脂封止型半導体装置 | |
| JPH09298249A (ja) | 半導体装置 | |
| JPS63133653A (ja) | 光消去型半導体メモリ装置 | |
| JPS6164129A (ja) | 樹脂封止型半導体装置 | |
| JPS616860A (ja) | カラ−固体撮像装置 | |
| JPS6215838A (ja) | 樹脂封止型半導体装置 | |
| JPS61113272A (ja) | 紫外線消去型半導体記憶装置 | |
| JPS6136957A (ja) | 樹脂封止型半導体集積回路 | |
| JPS62136051A (ja) | 半導体装置 | |
| JPH02181460A (ja) | 半導体装置 |