JPS6184832A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS6184832A
JPS6184832A JP59207570A JP20757084A JPS6184832A JP S6184832 A JPS6184832 A JP S6184832A JP 59207570 A JP59207570 A JP 59207570A JP 20757084 A JP20757084 A JP 20757084A JP S6184832 A JPS6184832 A JP S6184832A
Authority
JP
Japan
Prior art keywords
resist
pattern
ion beams
ion
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59207570A
Other languages
English (en)
Inventor
Hiroaki Morimoto
森本 博明
Takaaki Katou
加藤 高秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59207570A priority Critical patent/JPS6184832A/ja
Publication of JPS6184832A publication Critical patent/JPS6184832A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Electron Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路技術に係り、特に七の製造
工程において用いられるパターンの形成方法に関するも
のである。
〔従来の技術〕
近年、半導体集積回路技術の進歩に伴い、その製造技術
に対してもま丁ま丁微細な加工が要求されるようになっ
てきている。1μm以下の非常に微細な加工に関しては
、電子ビーム露光(以下EB露元と略す)が良く用いら
れている。元を用いた転写露光の微細化を妨げている要
因は波長であるが、電子ビーム(EB)は波長がIA以
下であり、実際上波長の制約がないために倣細パ、ター
ンの製造に有効である。以下EB露元によるバターニン
グ工程を第2図を用いて6兄明する。
第2図(a)のようにEB感元性の有機膜(レジスト)
2を塗布した基板1上のパターンを形成すべき場所に、
第2図(b)のようにEB3を照射てる。レジスト2に
1μm厚のPPMA(ポリメチルメタクリル酸ンを用い
た楊合、列えば25 KeVのEB3であれば、r O
−4〜r o−’ C/cm”程度の照射量でレジスト
2を感光することができる。4は七の感光領域を示す。
次に、現像液に浸すことにより第2図(c)のように感
光頑域4が俗解除去され、レジストパターン5が形成さ
れる。このレジストパターン5を用いてエツチングまた
はリフトオフ法により、下地にパターンを形成すること
ができる。
半導体素子製造工程においては、レジストパターン5の
断面形状を制(IIIIしたい場合がLばLば生ずる。
レジストパターン5をマスクにして下地をエツチングす
る場合は、^3図(a)に示すような垂直に近いレジス
)2aのパターン断面が望ましく、また、リフトオフを
行うときは、第3図(bンに示すようなアンダーカント
状のレジスト2bのパターン断面が必要である。
さらに、非常に微細な(o、5μmvA以下)ゲート艮
を待つショットキー蛍合型電荷効果トランジスタ等のゲ
ートパター/をリフトオフにより製作する場合は、第3
図(りに示すようなレジスト2cツバターン断面を持つ
レジストパターンを用いれば、T字型形状を持つゲート
抵抗の小さなゲートパターンを製作することができる。
〔発明が解決りようとする問題点〕
上記のような従来のバター/形成方法では、第3図(b
)、  (c)に示すようなパターン断面形状を一層の
レジストで形成するのは不可能である。
また、多層レジスト構造等の特殊な工程を用いれば、第
3図(b)に示す形状は実現oJ能であるが、工程が複
雑になり量産性が悪い。また、上記の多層レジスト構造
を用いても、第3図(C)に示す形状の倣細なパターン
を実現するのは不ロ丁能であるという問題があった@ この発明は、かかる問題点を解決するためになされたも
ので、イオンビームがその種類により被膜中の飛程が異
なる現象を利用して、微細なパターンを形成するための
レジスト断面形状を間車な工程で形成することを目的と
する。
〔問題点を解決するだめの手段〕
この発明のパターン形成方法は、飛程の異なる榎a種類
のイオンビームを照射領域の広さを換えて照射し感ft
、した後、この感光領域を現像処理により除去したもの
である。
〔作用〕
基或上のレジストの飛程の違いによりイオンビームの照
射による感光領域の栗さが異なることから、所望の微細
パターンが得られる。
〔実施例〕
第1図(a)〜(C)はこの発明の一実IM例のパター
ン形成方法を祝明するための断面図である。この実施例
では、囲えば200 KeV?7)Be”+とsi”の
2種類のイオンビームを便い分ける方法を用いろ。この
イオンビームはどちらもAu−8i−Be共晶合金イオ
ン綜から放出され、質量分4装置の電気的切り替えだけ
で2様類のイオンビームの切り83)参照)。
第1図(a)において、基4!L1上に0.7μm厚に
塗布されたPMMA(ポリメチルメタクリル酸)のレジ
スト2上のパターンを形成丁べぎ部分に200KeVの
Be  イオンビーム3aを照射する。これによりレジ
スト2の一部が露光される。4aは前記イオンビーム3
aの照射により感光された感光領域を示す。イオンビー
ム3aの必要な照射量は1XIO−丁C/crn”程度
である。
次に、第1図(b)のように、前記Be   イオンビ
ームより飛程の短かい200 KeVのSL  イオン
ビーム3bにより、第1図(a)で照射した部分より少
し広い領域に5 X 10−’ C/α2程匣の照射を
行う。この領域を感光領域4bで示す。Siはレジスト
2中の飛程が0.4μm程度であるために、図示したよ
うにレジスト2の下層部まで到達せず、途中までしか感
光しないために図示したような2つの感光領域4a、4
bか形成される。
次に、MIBK(メチルイソブチルケトン)とIPA(
インプロピルアルコール)I:3の混合液で1分間現像
を行うと、J1図(C)に示したようなレジスト断面が
形成される。
このようにレジスト断面形状(感光領域)を制限するに
あたり、イオンビームのレジスト中あるいは基板1から
の散乱のために所望の形状か得にくいことが考えられる
が、イオンビームは電子ビームに比し質量がML・ため
に直進性がよく、散乱の効果が無視し併る程度に小さい
ことから、断面形状の制限が非常に行い易い。
なお、上記実施例では、飛程の侵いイオンビームを照射
した後飛程の坦いイオンビームを照射しているが、この
順序が逆でも本質的な差異はない。
また、飛程の差を異なるイオン化物質を用いることによ
って生せしめ【いるが、イオンのエネルギー(加速電圧
またはイオンの電荷)を変化させてその差異を利用して
も本質的な差異はない。
また、上呂己実#I¥/りでは、2七重類のイオンビー
ムを用いているが、3種類以上のイオンビームにより仮
雑なIEfTIO形状を持つレンストパターンを形成す
ることも口■能である。
〔発明の効果〕
この発明は以上説明したとおり、レジスト中の飛程の異
なる仮数4!lL虜のイオンビームをノ頂次ンジストl
c照射するようにしたので、従来法では不a(I!e 
または榎雑な工程を用いてしか実現できなかつた断面形
状を持つパターンを容易に実現することができる利点が
得られる。
【図面の簡単な説明】
第1図(a)〜(C)はこの発明の一実施例を示すパタ
ーン形成工程の断面図、第2図(a)〜(C)は従来の
EB露光によりパターン形成を行う工程を示す図、第3
図(a)〜(C)は半導体製造工程に必要とされるパタ
ーン断面形状の例を示す図である。 図中、1は基板、2はレジスト、3a、3bはイオンビ
ーム、4a、4bは感光領域である。 なお、図中の同一符号は同一または相当部分を示す。 代理人 大岩増雄   (外2名) 第1図 第2図

Claims (3)

    【特許請求の範囲】
  1. (1)パターンを形成すべき基板上の被膜にイオンビー
    ムにより感光される感光領域を形成する工程と、前記被
    膜中での飛程が異なるイオンビームを複数種類前記被膜
    に選択的に照射する工程と、その後の現像処理により前
    記イオンビームが照射された感光領域にパターンを形成
    する工程とからなることを特徴とするパターン形成方法
  2. (2)複数種類のイオンビームは、元素が異なることを
    特徴とする特許請求の範囲第(1)項記載のパターン形
    成方法。
  3. (3)複数種類のイオンビームは電荷が異なることを特
    徴とする特許請求の範囲第(1)項記載のパターン形成
    方法。
JP59207570A 1984-10-02 1984-10-02 パタ−ン形成方法 Pending JPS6184832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59207570A JPS6184832A (ja) 1984-10-02 1984-10-02 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59207570A JPS6184832A (ja) 1984-10-02 1984-10-02 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6184832A true JPS6184832A (ja) 1986-04-30

Family

ID=16541936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59207570A Pending JPS6184832A (ja) 1984-10-02 1984-10-02 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6184832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5740928A (en) * 1980-08-25 1982-03-06 Mitsubishi Electric Corp Processing method of resist
JPS584424A (ja) * 1981-07-01 1983-01-11 Toshiba Corp 日本語入力装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5740928A (en) * 1980-08-25 1982-03-06 Mitsubishi Electric Corp Processing method of resist
JPS584424A (ja) * 1981-07-01 1983-01-11 Toshiba Corp 日本語入力装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process

Similar Documents

Publication Publication Date Title
KR100287130B1 (ko) 포토레지스트막 및 그의 패턴형성방법
JPH0219970B2 (ja)
JPS6184832A (ja) パタ−ン形成方法
JP2610402B2 (ja) 二重露光によるt形のゲートの製造方法
US5186788A (en) Fine pattern forming method
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPS62106625A (ja) 露光マスク
JPH04284620A (ja) 半導体装置の製造方法
JPS6351637A (ja) マスク形成方法
JPS62245251A (ja) レジストパタ−ン形成方法
JP2867248B2 (ja) 位相シフトマスクの製造方法
JPH09129532A (ja) 微細パターンの形成方法
JPS6351639A (ja) 微細パタ−ンの形成方法
JPS60123842A (ja) ホトマスクの製造方法
JPH01212909A (ja) 電極形成方法
JPH03179444A (ja) レジストパターン形成方法
JPH02151863A (ja) レジスト材料
JPS5975253A (ja) 光学露光用マスクの製造方法
KR20010094005A (ko) 셀 프로젝션 마스크
JPS63316438A (ja) フォトレジストパタ−ンの形成方法
JPS5934632A (ja) X線マスクの製造方法
JPS5984427A (ja) パタ−ン形成方法
JPS61228622A (ja) 電極パタ−ンの形成方法
JPS62113423A (ja) ネガ型レジストパタ−ンの形成方法
JPH05241350A (ja) レジストパターン形成方法