JPH04284620A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04284620A JPH04284620A JP3075714A JP7571491A JPH04284620A JP H04284620 A JPH04284620 A JP H04284620A JP 3075714 A JP3075714 A JP 3075714A JP 7571491 A JP7571491 A JP 7571491A JP H04284620 A JPH04284620 A JP H04284620A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- manufacturing
- opening
- resists
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にリセス型ゲート電極を有する半導体装置の
製造方法に関するものである。
に関し、特にリセス型ゲート電極を有する半導体装置の
製造方法に関するものである。
【０００２】
【従来の技術】図１４ないし図１９は従来のリセス型ゲ
ート電極を有する半導体装置の主製造工程を示す図であ
り、図において、３１はＧａＡｓ基板１上に形成された
電子ビーム描画用レジスト、３２及び３３は上記レジス
ト３１に照射される電子ビームを示し、３４は上記２回
の電子ビーム照射によりレジスト３１に形成されたＴ型
開口部である。また６は上記Ｔ型開口部３４下方のＧａ
Ａｓ基板１に形成されたリセス開口部、３４ａ及び３４
ｂはゲート金属で、特に３４ａはＴ型ゲート電極である
。
ート電極を有する半導体装置の主製造工程を示す図であ
り、図において、３１はＧａＡｓ基板１上に形成された
電子ビーム描画用レジスト、３２及び３３は上記レジス
ト３１に照射される電子ビームを示し、３４は上記２回
の電子ビーム照射によりレジスト３１に形成されたＴ型
開口部である。また６は上記Ｔ型開口部３４下方のＧａ
Ａｓ基板１に形成されたリセス開口部、３４ａ及び３４
ｂはゲート金属で、特に３４ａはＴ型ゲート電極である
。
【０００３】次に製造工程について説明する。まず図１
４に示すようにＧａＡｓ基板１の上に電子ビーム描画用
レジスト３１を塗布し、電子ビーム３２を照射する。次
に図１５に示すように、上記電子ビーム３２よりも幅広
の電子ビーム３３を照射する。そして図１６に示すよう
に、上記電子ビーム３２，３３を照射した部分を現像し
、Ｔ型開口部３４を形成する。なお上記電子ビーム３２
，３３の照射の順番は逆であってもよい。
４に示すようにＧａＡｓ基板１の上に電子ビーム描画用
レジスト３１を塗布し、電子ビーム３２を照射する。次
に図１５に示すように、上記電子ビーム３２よりも幅広
の電子ビーム３３を照射する。そして図１６に示すよう
に、上記電子ビーム３２，３３を照射した部分を現像し
、Ｔ型開口部３４を形成する。なお上記電子ビーム３２
，３３の照射の順番は逆であってもよい。
【０００４】その後、図１７に示すように、上記Ｔ型開
口部３４を用いて開口部３４下方に露呈したＧａＡｓ基
板１に酒石酸等のエッチング液を用いてリセス開口部６
を形成する。
口部３４を用いて開口部３４下方に露呈したＧａＡｓ基
板１に酒石酸等のエッチング液を用いてリセス開口部６
を形成する。
【０００５】次いで図１８に示すように、電子ビーム蒸
着等を用いてゲート金属３４ａ，３４ｂを形成する。
着等を用いてゲート金属３４ａ，３４ｂを形成する。
【０００６】そして最後に図１９に示すように、リフト
オフ法を用いてレジスト３１及びゲート金属３４ｂを取
り除き、リセス開口部６内にＴ型ゲート電極３４ａを完
成させる。
オフ法を用いてレジスト３１及びゲート金属３４ｂを取
り除き、リセス開口部６内にＴ型ゲート電極３４ａを完
成させる。
【０００７】
【発明が解決しようとする課題】従来の半導体製造方法
によるリセス型ゲート形成方法は、以上のように行われ
るが、スループットの悪い電子ビーム照射による描画を
行うために照射時間等が長くなり、生産性が非常に悪く
製造プロセスのネックになるという問題点があった。
によるリセス型ゲート形成方法は、以上のように行われ
るが、スループットの悪い電子ビーム照射による描画を
行うために照射時間等が長くなり、生産性が非常に悪く
製造プロセスのネックになるという問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためるなされたもので、生産性に優れ、製造プロセスで
の製品の停滞をなくし、簡単な製造方法でＴ型ゲート電
極を有す半導体装置を製造する方法を得ることを目的と
する。
ためるなされたもので、生産性に優れ、製造プロセスで
の製品の停滞をなくし、簡単な製造方法でＴ型ゲート電
極を有す半導体装置を製造する方法を得ることを目的と
する。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、Ｔ型ゲートを形成するためのレジスト
を２層以上の複数層とし、下層から上層にいくにつれ光
感度が高いものを配置したものである。
置の製造方法は、Ｔ型ゲートを形成するためのレジスト
を２層以上の複数層とし、下層から上層にいくにつれ光
感度が高いものを配置したものである。
【００１０】また、最下層のレジストのみを電子ビーム
露光用のレジストを配置しその上段に下層から上層にい
くにつれ光感度が高い複数のレジストを配置するように
したものである。
露光用のレジストを配置しその上段に下層から上層にい
くにつれ光感度が高い複数のレジストを配置するように
したものである。
【００１１】
【作用】この発明によれば、レジストを２層以上の複数
層とし、下層から上層にいくにつれ光感度が高なるよう
に配置したから、各レジストの光感度の差異によりＶ字
開口部が容易に形成される。
層とし、下層から上層にいくにつれ光感度が高なるよう
に配置したから、各レジストの光感度の差異によりＶ字
開口部が容易に形成される。
【００１２】また、最下層のみ電子ビーム露光用レジス
トを用いることで、所望の微細ゲートを制御よく簡単に
形成することができる。
トを用いることで、所望の微細ゲートを制御よく簡単に
形成することができる。
【００１３】
【実施例】図１ないし図８はこの発明の一実施例による
化合物半導体装置の主製造工程の断面図であり、図１３
ないし図１８と同一符号は同一または相当部分を示し、
２ａ〜２ｄはポジ型レジストであり、最下層レジスト２
ａが一番光感度が低いものであり最上層のレジスト２ｄ
に近い程光感度が高くなるようにレジスト２ｂ，２ｃが
配置されている。また３は上記最上層のレジスト２ｄに
配置された光学露光用マスクであり４はそのマスク開口
部に入射する照射光である。５はレジスト２ａ〜２ｄに
形成されたＶ字開口部、７は該Ｖ字開口部５及びリセス
溝６に渡って形成されたゲート金属であり、７ａはレジ
スト２ｄ上の平坦部であり７ｂはゲート金属７がＶ字開
口部５に沿って形成されてできた凹部である。さらに９
は上記ゲート金属７上に塗布したポジ型レジスト、１０
は該ポジ型レジスト９を全面露光後現像して残った保護
膜、１１はゲート電極である。
化合物半導体装置の主製造工程の断面図であり、図１３
ないし図１８と同一符号は同一または相当部分を示し、
２ａ〜２ｄはポジ型レジストであり、最下層レジスト２
ａが一番光感度が低いものであり最上層のレジスト２ｄ
に近い程光感度が高くなるようにレジスト２ｂ，２ｃが
配置されている。また３は上記最上層のレジスト２ｄに
配置された光学露光用マスクであり４はそのマスク開口
部に入射する照射光である。５はレジスト２ａ〜２ｄに
形成されたＶ字開口部、７は該Ｖ字開口部５及びリセス
溝６に渡って形成されたゲート金属であり、７ａはレジ
スト２ｄ上の平坦部であり７ｂはゲート金属７がＶ字開
口部５に沿って形成されてできた凹部である。さらに９
は上記ゲート金属７上に塗布したポジ型レジスト、１０
は該ポジ型レジスト９を全面露光後現像して残った保護
膜、１１はゲート電極である。
【００１４】次に本発明の主製造工程を説明する。まず
図１に示すように、ＧａＡｓ基板１にポジレジスト２ａ
〜２ｄを順次塗布し、（本説明では４層としている）マ
スク３を介して光照射４を行う。そして露光後、レジス
ト２ａ〜２ｄを現像することによって上層側程光感度が
高いため、上方に向けて開口部が広くなり、結果として
図２に示すようなＶ字開口部５が形成される。
図１に示すように、ＧａＡｓ基板１にポジレジスト２ａ
〜２ｄを順次塗布し、（本説明では４層としている）マ
スク３を介して光照射４を行う。そして露光後、レジス
ト２ａ〜２ｄを現像することによって上層側程光感度が
高いため、上方に向けて開口部が広くなり、結果として
図２に示すようなＶ字開口部５が形成される。
【００１５】次に図３に示すように、Ｖ字開口部５下方
の露呈したＧａＡｓ基板１に従来と同様にして酒名酸等
のエッチング液でリセス開口部６を形成する。その後、
図４に示すように、電子ビーム蒸着等を用いてゲート金
属７を形成する。この時Ｖ字開口部５に沿ってゲート金
属７に凹部７ｂが形成される。そして図５に示すように
、ゲート金属７の上にポジ型レジスト９を塗布し、全面
露光後現像することによって図６に示すように、上記凹
部７ｂに侵入しているポジ型レジスト９には光が十分に
当たっていないため、保護膜１０として残ることになる
。
の露呈したＧａＡｓ基板１に従来と同様にして酒名酸等
のエッチング液でリセス開口部６を形成する。その後、
図４に示すように、電子ビーム蒸着等を用いてゲート金
属７を形成する。この時Ｖ字開口部５に沿ってゲート金
属７に凹部７ｂが形成される。そして図５に示すように
、ゲート金属７の上にポジ型レジスト９を塗布し、全面
露光後現像することによって図６に示すように、上記凹
部７ｂに侵入しているポジ型レジスト９には光が十分に
当たっていないため、保護膜１０として残ることになる
。
【００１６】その後、図７に示すように、イオンミーリ
ング等でゲート金属７をエッチングすることによって上
記保護膜１０が残存していた部分はゲート金属７が充分
エッチングされずに残り、その結果Ｔ型ゲート電極１１
が形成される。なおここでは最上層のレジスト２ｄも除
去されているが、残っていてもよく、要はレジスト２ｄ
上の金属層の平坦部７ａを除去すればよい。そして最後
に図８に示すように、有機溶剤でレジスト２ａ〜２ｃ及
び保護膜１０を除去して、ＧａＡｓ基板１に形成された
リセス開口部６内にＴ型ゲート電極１１を形成する。
ング等でゲート金属７をエッチングすることによって上
記保護膜１０が残存していた部分はゲート金属７が充分
エッチングされずに残り、その結果Ｔ型ゲート電極１１
が形成される。なおここでは最上層のレジスト２ｄも除
去されているが、残っていてもよく、要はレジスト２ｄ
上の金属層の平坦部７ａを除去すればよい。そして最後
に図８に示すように、有機溶剤でレジスト２ａ〜２ｃ及
び保護膜１０を除去して、ＧａＡｓ基板１に形成された
リセス開口部６内にＴ型ゲート電極１１を形成する。
【００１７】このように本実施例によれば、ＧａＡｓ基
板１上にその下方から上方になるにつれて感度が高くな
るよう光感度の異なるレジスト２ａ〜２ｄを積層し、光
照射することでＶ字開口部が形成されるため、従来のよ
うな電子ビーム照射を複数繰り返して開口部を形成する
場合に比べ、簡単な方法でもって開口部が形成され、従
って製造プロセスを簡略化できるとともに、処理時間も
短くなり生産性に優れているという利点がある。
板１上にその下方から上方になるにつれて感度が高くな
るよう光感度の異なるレジスト２ａ〜２ｄを積層し、光
照射することでＶ字開口部が形成されるため、従来のよ
うな電子ビーム照射を複数繰り返して開口部を形成する
場合に比べ、簡単な方法でもって開口部が形成され、従
って製造プロセスを簡略化できるとともに、処理時間も
短くなり生産性に優れているという利点がある。
【００１８】次に本発明の第２の実施例について説明す
る。上記実施例では、ゲート形成用レジスト２ａ〜２ｄ
を全てポジ型レジストとしたが、この実施例では最下層
のレジストのみ電子ビーム露光用レジスト２１を塗布し
たものである。
る。上記実施例では、ゲート形成用レジスト２ａ〜２ｄ
を全てポジ型レジストとしたが、この実施例では最下層
のレジストのみ電子ビーム露光用レジスト２１を塗布し
たものである。
【００１９】すなわち図９に示すように、ＧａＡｓ基板
１上に電子ビーム露光用レジスト２１，ポジ型レジスト
２２ａ〜２２ｃを順番に塗布し、上記実施例と同様にし
て光学露光用マスク３を用いて光照射４を用いて露光し
、図１０に示されるようなＶ字開口部２３を形成し、さ
らに図１１に示すように開口部２３底部に露呈した電子
ビーム露光用レジスト２１に電子ビーム露光２４を行な
い図１２に示されるような微細な開口部２６を有するＶ
字型開口部２５を形成する。
１上に電子ビーム露光用レジスト２１，ポジ型レジスト
２２ａ〜２２ｃを順番に塗布し、上記実施例と同様にし
て光学露光用マスク３を用いて光照射４を用いて露光し
、図１０に示されるようなＶ字開口部２３を形成し、さ
らに図１１に示すように開口部２３底部に露呈した電子
ビーム露光用レジスト２１に電子ビーム露光２４を行な
い図１２に示されるような微細な開口部２６を有するＶ
字型開口部２５を形成する。
【００２０】以下は上記実施例で示した場合と同様にし
て処理することで図１３に示されるような微細Ｔ型ゲー
ト１１′が得られる。
て処理することで図１３に示されるような微細Ｔ型ゲー
ト１１′が得られる。
【００２１】このようにすることで、図１０の開口部形
成時に該開口部が大きくなっても、所定のゲート長を有
するＴ型ゲート電極が得られ、また所望の微細ゲート長
を有する半導体装置を制御よく製造ことができる。
成時に該開口部が大きくなっても、所定のゲート長を有
するＴ型ゲート電極が得られ、また所望の微細ゲート長
を有する半導体装置を制御よく製造ことができる。
【００２２】なお、上記第１の実施例ではＧａＡｓ基板
１上のレジスト２ａ〜２ｄを４層として説明したが２層
以上であれば、十分本発明に示す製造方法を達すること
が可能である。
１上のレジスト２ａ〜２ｄを４層として説明したが２層
以上であれば、十分本発明に示す製造方法を達すること
が可能である。
【００２３】また、上記第２の実施例ではＧａＡｓ基板
１上に電子ビーム露光ビーム露光用レジスト２１の上に
レジスト２２ａ〜２２ｃを３層として説明したが一層以
上であれば、同様に本発明に示す製造方法を達すること
が可能である。
１上に電子ビーム露光ビーム露光用レジスト２１の上に
レジスト２２ａ〜２２ｃを３層として説明したが一層以
上であれば、同様に本発明に示す製造方法を達すること
が可能である。
【００２４】さらに基板としてＧａＡｓ基板を用いたが
用いられる基板の材質はこれに限られるものでないこと
は言うまでもない。
用いられる基板の材質はこれに限られるものでないこと
は言うまでもない。
【００２５】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、レジストを２層以上の複数層と
し、下層から上層にいくにつれ光感度が高なるように配
置したから、各レジストの光感度の差異によりＶ字開口
部が容易に形成され、生産性が良好で簡単にリセス型Ｔ
型ゲートを有する半導体装置が得られるという効果があ
る。
置の製造方法によれば、レジストを２層以上の複数層と
し、下層から上層にいくにつれ光感度が高なるように配
置したから、各レジストの光感度の差異によりＶ字開口
部が容易に形成され、生産性が良好で簡単にリセス型Ｔ
型ゲートを有する半導体装置が得られるという効果があ
る。
【００２６】また、複数のレジストのうち最下層のみ電
子ビーム露光用レジストを用いることで、所望の微細ゲ
ート長を有する半導体装置を制御よく簡単に得ることが
できる。
子ビーム露光用レジストを用いることで、所望の微細ゲ
ート長を有する半導体装置を制御よく簡単に得ることが
できる。
【図１】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図２】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図３】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図４】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図５】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図６】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図７】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図８】この発明の第１の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図９】この発明の第２の実施例による半導体装置の製
造方法を示す一部工程断面図である。
造方法を示す一部工程断面図である。
【図１０】この発明の第２の実施例による半導体装置の
製造方法を示す一部工程断面図である。
製造方法を示す一部工程断面図である。
【図１１】この発明の第２の実施例による半導体装置の
製造方法を示す一部工程断面図である。
製造方法を示す一部工程断面図である。
【図１２】この発明の第２の実施例による半導体装置の
製造方法を示す一部工程断面図である。
製造方法を示す一部工程断面図である。
【図１３】この発明の第２の実施例による半導体装置の
製造方法を示す一部工程断面図である。
製造方法を示す一部工程断面図である。
【図１４】この発明の第２の実施例による半導体装置の
製造方法を示す一部工程断面図である。
製造方法を示す一部工程断面図である。
【図１５】従来の半導体装置の製造方法による製造工程
の一工程断面図である。
の一工程断面図である。
【図１６】従来の半導体装置の製造方法による製造工程
の一工程断面図である。
の一工程断面図である。
【図１７】従来の半導体装置の製造方法による製造工程
の一工程断面図である。
の一工程断面図である。
【図１８】従来の半導体装置の製造方法による製造工程
の一工程断面図である。
の一工程断面図である。
【図１９】従来の半導体装置の製造方法による製造工程
の一工程断面図である。
の一工程断面図である。
１ ＧａＡｓ基板
２ａ ポジ型レジスト（低光感度）２ｂ
ポジ型レジスト ２ｃ ポジ型レジスト ２ｄ ポジ型レジスト（高光感度）３
マスク ４ 光照射 ５ Ｖ字開口部 ６ リセス開口部 ７ ゲートリセス ８ 凹部 ９ ポジレジスト １０ 保護膜 １１ Ｔ型ゲート電極 １１′ Ｔ型ゲート電極 ２１ 電子ビーム露光用レジスト２２ａ ポジ
レジスト（低光感度） ２２ｂ ポジレジスト ２２ｃ ポジレジスト（高光感度） ２５ Ｖ字開口部 ２６ 微細な開口部
ポジ型レジスト ２ｃ ポジ型レジスト ２ｄ ポジ型レジスト（高光感度）３
マスク ４ 光照射 ５ Ｖ字開口部 ６ リセス開口部 ７ ゲートリセス ８ 凹部 ９ ポジレジスト １０ 保護膜 １１ Ｔ型ゲート電極 １１′ Ｔ型ゲート電極 ２１ 電子ビーム露光用レジスト２２ａ ポジ
レジスト（低光感度） ２２ｂ ポジレジスト ２２ｃ ポジレジスト（高光感度） ２５ Ｖ字開口部 ２６ 微細な開口部
Claims (2)
- 【請求項１】 基板上に形成されたレジストに開口部
を設け、該開口部底面に露呈した基板部分をエッチング
してリセス溝を設け、該リセス溝及び上記レジストの開
口部に金属層を形成した後、レジストを除去してリセス
型ゲート電極を形成する半導体装置の製造方法において
、上記レジストを、光感度が異なる複数のレジストを下
方になるにつれて光感度が低下するように積層して形成
し、所定の開口窓を有するマスクを用いて露光してレジ
ストに開口部を設けることを特徴とする半導体装置の製
造方法。 - 【請求項２】 上記請求項１記載の半導体装置の製造
方法において、上記複数のレジストのうち基板に接して
いるレジストとして、電子ビーム露光用レジストを用い
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075714A JPH04284620A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075714A JPH04284620A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284620A true JPH04284620A (ja) | 1992-10-09 |
Family
ID=13584195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3075714A Pending JPH04284620A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284620A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| US8384115B2 (en) | 2008-08-01 | 2013-02-26 | Cree, Inc. | Bond pad design for enhancing light extraction from LED chips |
| US8741715B2 (en) * | 2009-04-29 | 2014-06-03 | Cree, Inc. | Gate electrodes for millimeter-wave operation and methods of fabrication |
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US9634191B2 (en) | 2007-11-14 | 2017-04-25 | Cree, Inc. | Wire bond free wafer level LED |
| JP2022539721A (ja) * | 2019-06-27 | 2022-09-13 | ラム リサーチ コーポレーション | フォトレジスト乾式蒸着のための装置 |
| US12585184B2 (en) | 2019-06-28 | 2026-03-24 | Lam Research Corporation | Photoresist with multiple patterning radiation-absorbing elements and/or vertical composition gradient |
-
1991
- 1991-03-13 JP JP3075714A patent/JPH04284620A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8878245B2 (en) | 2006-11-30 | 2014-11-04 | Cree, Inc. | Transistors and method for making ohmic contact to transistors |
| US8368100B2 (en) | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| US8643039B2 (en) | 2007-11-14 | 2014-02-04 | Cree, Inc. | Lateral semiconductor Light Emitting Diodes having large area contacts |
| US9634191B2 (en) | 2007-11-14 | 2017-04-25 | Cree, Inc. | Wire bond free wafer level LED |
| US10199360B2 (en) | 2007-11-14 | 2019-02-05 | Cree, Inc. | Wire bond free wafer level LED |
| US8384115B2 (en) | 2008-08-01 | 2013-02-26 | Cree, Inc. | Bond pad design for enhancing light extraction from LED chips |
| US8741715B2 (en) * | 2009-04-29 | 2014-06-03 | Cree, Inc. | Gate electrodes for millimeter-wave operation and methods of fabrication |
| JP2022539721A (ja) * | 2019-06-27 | 2022-09-13 | ラム リサーチ コーポレーション | フォトレジスト乾式蒸着のための装置 |
| US12585184B2 (en) | 2019-06-28 | 2026-03-24 | Lam Research Corporation | Photoresist with multiple patterning radiation-absorbing elements and/or vertical composition gradient |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563079A (en) | Method of making a field effect transistor | |
| US4614563A (en) | Process for producing multilayer conductor structure | |
| JPH04284620A (ja) | 半導体装置の製造方法 | |
| US5395739A (en) | Method for producing field effect transistor | |
| KR102363276B1 (ko) | 증착용 마스크 및 이의 제조 방법 | |
| US6899936B2 (en) | Stamper, manufacturing method therefor and optical device manufactured therewith | |
| JPS60230650A (ja) | 微細パタ−ンの製作法 | |
| JPH01128522A (ja) | レジストパターンの形成方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPS61174546A (ja) | アスペクト比の大きい微細パタ−ンの製作法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JP2662727B2 (ja) | プレーナ超格子の作成方法 | |
| JPS61292145A (ja) | 多層マスク | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPS5877229A (ja) | パタ−ン転写用マスクおよびその製造方法 | |
| JPH06350132A (ja) | 半導体発光素子アレイ | |
| JPS62200732A (ja) | 半導体装置の製造方法 | |
| JPS6195529A (ja) | パタ−ン形成方法 | |
| JPS6255934A (ja) | 樹脂パタ−ンの形成方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPS62501597A (ja) | 半導体装置製造のさいのゲ−ト整合法 | |
| JPS62283683A (ja) | 集積型光素子の形成方法 | |
| JPS59194439A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPS6184832A (ja) | パタ−ン形成方法 |