JPS6184866A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6184866A JPS6184866A JP59206556A JP20655684A JPS6184866A JP S6184866 A JPS6184866 A JP S6184866A JP 59206556 A JP59206556 A JP 59206556A JP 20655684 A JP20655684 A JP 20655684A JP S6184866 A JPS6184866 A JP S6184866A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- semiconductor integrated
- channel
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トレンチ分離構造をもつ絶縁ゲート電界効果
型トランジスタを有する半導体集積回路装置に関する。
型トランジスタを有する半導体集積回路装置に関する。
〔従来の技術〕、〔発明が解決しようとする問題点〕近
年、素子密度の著しい向上を実現する新素子分離法とし
て所謂「トレンを分離法」が注目されている。ところで
トレンチ分離法罠より分離されて形成された絶縁ゲート
電界効果型トランジスタ（以下ＭＯ８Ｔと略す。）は、
その構造的理由から溝部と基板主表面とで形成される角
部、すなわちチャンネル幅の両端で電界集中が起り、閾
値電圧の変化あるいはプーリング特性の劣化等の不都合
を生じていた（第２図参照）。
年、素子密度の著しい向上を実現する新素子分離法とし
て所謂「トレンを分離法」が注目されている。ところで
トレンチ分離法罠より分離されて形成された絶縁ゲート
電界効果型トランジスタ（以下ＭＯ８Ｔと略す。）は、
その構造的理由から溝部と基板主表面とで形成される角
部、すなわちチャンネル幅の両端で電界集中が起り、閾
値電圧の変化あるいはプーリング特性の劣化等の不都合
を生じていた（第２図参照）。
本発明の目的は、トレンチ分離法を用いた集積回路装置
においても、閾値電圧の変化およびテーリング特性の劣
化を生じることのないＭＯ８Ｔを提供することにある。
においても、閾値電圧の変化およびテーリング特性の劣
化を生じることのないＭＯ８Ｔを提供することにある。
本発明に係る半導体集積回路装置は、トレンチ分離構造
をもち、かつＭＯ８Ｔのチャンネル部に基板の導電型と
逆の導電型不純物拡散層をもつ「埋込みチャンネル構造
」を有していることを特徴としている。
をもち、かつＭＯ８Ｔのチャンネル部に基板の導電型と
逆の導電型不純物拡散層をもつ「埋込みチャンネル構造
」を有していることを特徴としている。
以下図面を参照して本発明の詳細な説明する。
第１回置は本発明の実施例に係るトレンを分離法で形成
されたｎ−チャンネルＭＯ８Ｔを有する半導体集積回路
装置の平面図であり、トレンチ部に囲まれたソース１０
１ 、ドレイン１０２．および多結晶シリコン膜で形成
されたゲート電極１０８からなる。
されたｎ−チャンネルＭＯ８Ｔを有する半導体集積回路
装置の平面図であり、トレンチ部に囲まれたソース１０
１ 、ドレイン１０２．および多結晶シリコン膜で形成
されたゲート電極１０８からなる。
第１図（Ｂ）は第１回置のＡ−Ａ′部の断面図である。
１０Ω偲のＰ型シリコン基板２０１上に溝部が形成され
ており、ＣＶＤ法により成長したシリコン酸化膜で埋め
込まれ、トレンチ分離領域２０２が形成されている。さ
らに凸型能動領域には、フィールド反転防止用およびＭ
Ｏ８Ｔ閾値填圧制御用の約８×１０１６／、？のホク素
拡散領域２０５が形成されている。この発明の特徴は、
チャンネル部表面領域にリン等によるｎ型不純物拡散領
域２０６が形成されている点である。２０８はゲート酸
化膜、ｚ０４は多結晶シリコン膜で形成されたゲー）
７！極である。
ており、ＣＶＤ法により成長したシリコン酸化膜で埋め
込まれ、トレンチ分離領域２０２が形成されている。さ
らに凸型能動領域には、フィールド反転防止用およびＭ
Ｏ８Ｔ閾値填圧制御用の約８×１０１６／、？のホク素
拡散領域２０５が形成されている。この発明の特徴は、
チャンネル部表面領域にリン等によるｎ型不純物拡散領
域２０６が形成されている点である。２０８はゲート酸
化膜、ｚ０４は多結晶シリコン膜で形成されたゲー）
７！極である。
トレンチ分離法で形成された従来のＭＯ８Ｔ 、即ちｎ
型拡散層２０６がない構造の場合、第２図の従来例装置
の特性で示される様に閾値電圧の低下およびプーリング
特性の劣化が顕著である。これに対し本発明に係るＭＯ
８Ｔは、チャンネル形成部がｎ型層２０６で定義される
ため、トレンチ端部での電界の効果を低減でき、上述の
特性劣化を防止できる。
型拡散層２０６がない構造の場合、第２図の従来例装置
の特性で示される様に閾値電圧の低下およびプーリング
特性の劣化が顕著である。これに対し本発明に係るＭＯ
８Ｔは、チャンネル形成部がｎ型層２０６で定義される
ため、トレンチ端部での電界の効果を低減でき、上述の
特性劣化を防止できる。
実施例ではｎチャンネルＭＯ８Ｔについて説明したが、
トレンチ分離法により形成したＰチャンネルＭＯ８Ｔ
、あるいは相補型ＭＯ８（ＣＭＯＢ）にも本発明が適用
可能であることは明らかである。
トレンチ分離法により形成したＰチャンネルＭＯ８Ｔ
、あるいは相補型ＭＯ８（ＣＭＯＢ）にも本発明が適用
可能であることは明らかである。
以上説明したように、本発明によればＭＯ８Ｔのチャン
ネル部に基板の導電型と逆の導電型の不純物拡散層を形
成することにより、チャンネル形成領域をその範囲に限
定できるので、トレンチ構造端部での電界集中等の影響
を減少させることができ、従って閾値電圧の変化および
テーリング特性の劣化を防止できる。
ネル部に基板の導電型と逆の導電型の不純物拡散層を形
成することにより、チャンネル形成領域をその範囲に限
定できるので、トレンチ構造端部での電界集中等の影響
を減少させることができ、従って閾値電圧の変化および
テーリング特性の劣化を防止できる。
第１図（Ａ）、第１図（Ｂ）は、それぞれ本発明に係る
実施例装置の平面図、断面図であり、第２図は、従来例
装置および本発明に係る実施例装置のドレイ・ン電流−
ゲート電圧特性を示す図である。 １０１・・・・・・ソース、、 １０２・・・・・・ドレイン。 １０Ｂ・・・・・・ゲート。 ２０１・・・・・・Ｐ型シリコン基板。 ２０２・・・・・・トレンを分離領域。 ２０８・・・・・・ゲート酸化膜。 ２０４・・・・・・多結晶シリコンゲート電極。 ２０５・・・・・・Ｐ型不純物拡散領域、−２０６・・
・・・・ｎ型不純物拡散領域。
実施例装置の平面図、断面図であり、第２図は、従来例
装置および本発明に係る実施例装置のドレイ・ン電流−
ゲート電圧特性を示す図である。 １０１・・・・・・ソース、、 １０２・・・・・・ドレイン。 １０Ｂ・・・・・・ゲート。 ２０１・・・・・・Ｐ型シリコン基板。 ２０２・・・・・・トレンを分離領域。 ２０８・・・・・・ゲート酸化膜。 ２０４・・・・・・多結晶シリコンゲート電極。 ２０５・・・・・・Ｐ型不純物拡散領域、−２０６・・
・・・・ｎ型不純物拡散領域。
Claims (1)
- 【特許請求の範囲】 半導体基板の主表面に溝を形成し、該溝部を絶縁膜あ
るいは多結晶シリコン膜等で埋め込み素子間分離を実現
するトレンチ分離構造をもつ絶縁ゲート電界効果型トラ
ンジスタを備えた半導体集積回路装置において、 前記絶縁ゲート電界効果型トランジスタは、チャンネル
部に基板と逆導電型不純物拡散層をもつ埋込みチャンネ
ル構造であることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206556A JPS6184866A (ja) | 1984-10-02 | 1984-10-02 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206556A JPS6184866A (ja) | 1984-10-02 | 1984-10-02 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184866A true JPS6184866A (ja) | 1986-04-30 |
Family
ID=16525343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206556A Pending JPS6184866A (ja) | 1984-10-02 | 1984-10-02 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184866A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103940884A (zh) * | 2014-03-18 | 2014-07-23 | 复旦大学 | 离子敏感场效应晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397380A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS57176742A (en) * | 1981-04-21 | 1982-10-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacture thereof |
-
1984
- 1984-10-02 JP JP59206556A patent/JPS6184866A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397380A (en) * | 1977-02-07 | 1978-08-25 | Toshiba Corp | Manufacture of semiconductor device |
| JPS57176742A (en) * | 1981-04-21 | 1982-10-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacture thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103940884A (zh) * | 2014-03-18 | 2014-07-23 | 复旦大学 | 离子敏感场效应晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808344A (en) | Single-transistor logic and CMOS inverters | |
| US6198134B1 (en) | Semiconductor device having a common substrate bias | |
| JP3082671B2 (ja) | トランジスタ素子及びその製造方法 | |
| US6492676B2 (en) | Semiconductor device having gate electrode in which depletion layer can be generated | |
| JPS59193066A (ja) | Ｍｏｓ型半導体装置 | |
| US4316203A (en) | Insulated gate field effect transistor | |
| JPH0554270B2 (ja) | ||
| JPS6050960A (ja) | 半導体装置 | |
| JPS55151363A (en) | Mos semiconductor device and fabricating method of the same | |
| JPS63287064A (ja) | Ｍｉｓ形半導体装置およびその製造方法 | |
| JPH03160761A (ja) | 半導体装置 | |
| JPS6184866A (ja) | 半導体集積回路装置 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH01268172A (ja) | 半導体装置 | |
| CN116632007A (zh) | 一种纵向堆叠的异质结垂直沟道场效应晶体管(hvtfet)集成电路结构 | |
| EP0268472B1 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| JPS626352B2 (ja) | ||
| JPS61107759A (ja) | 相補型半導体装置 | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JPS61271854A (ja) | 半導体素子分離構造及びその製造方法 | |
| JPS58165380A (ja) | 高耐圧半導体装置 | |
| JPS626660B2 (ja) | ||
| JPH04162477A (ja) | 薄膜トランジスタ | |
| JPH01186645A (ja) | 半導体素子分離構造及びその製造方法 | |
| JPS5990960A (ja) | 電界効果トランジスタ |