JPS6188545A - 半導体入力保護回路 - Google Patents
半導体入力保護回路Info
- Publication number
- JPS6188545A JPS6188545A JP59210009A JP21000984A JPS6188545A JP S6188545 A JPS6188545 A JP S6188545A JP 59210009 A JP59210009 A JP 59210009A JP 21000984 A JP21000984 A JP 21000984A JP S6188545 A JPS6188545 A JP S6188545A
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- input protection
- semiconductor
- protective resistor
- semiconductor input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半窩体集積回路におけるサージ人力によるトラ
ンジスタ破壊等を防止する入力保護回路に関するもので
ある。
ンジスタ破壊等を防止する入力保護回路に関するもので
ある。
第３図は従来のこの種の半導体入力像８Ｗ回路のパター
ンレイアウト図、第４図はその等価回路図、第５図は第
３図のｎ−ｎ線断面図である。第３図５第４図、第５図
において、■はポリシリコン層で形成された保護抵抗、
２は半導体入力保護回路を構成するＭＯＳトランジスタ
、３はＡ／２配際で形成された接地線、４は入力端子、
６は半導体Ｗ斗反、７はフィールリド酸化月Ｑ （ＳＯ
Ｐ） 、８はＰＳＧ膜である。
ンレイアウト図、第４図はその等価回路図、第５図は第
３図のｎ−ｎ線断面図である。第３図５第４図、第５図
において、■はポリシリコン層で形成された保護抵抗、
２は半導体入力保護回路を構成するＭＯＳトランジスタ
、３はＡ／２配際で形成された接地線、４は入力端子、
６は半導体Ｗ斗反、７はフィールリド酸化月Ｑ （ＳＯ
Ｐ） 、８はＰＳＧ膜である。
このように構成された回路の動作について第１図を用い
て説明する。入力端子４から加わるサージは、保護抵抗
１の抵抗値とＭＯ３Ｉ−ランジスタ２のケート容量との
時定数によりその波形がまるめられ、内部のＭＯ３Ｉ−
ランジスタから離れたところでＭＯ３Ｉ−ランジスタ２
を通して過剰な工２、ルギーが分散される。このことに
より、内部の＼・１０Ｓトランジスタの破壊を防止する
ことがでキク１゜〔発明が解決しようとする問題点〕 以上のような１す３作をする半導体入力保護回ｉ：’：
”においては、サージ入力が加えられた時、保護抵抗１
において熱が発生し、保護抵抗１が溶断する可能性があ
る。すなわち、従来の半導体入力保護回路においては、
パワーの大きなサージの入力により保護抵抗１が発熱・
溶断し、この半導体入力保護回路自体が破壊されてしま
うという問題点があった・ 本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、保護抵抗において発生する熱の
放熱効率を上げることにより、サージ入力による保護抵
抗の溶断を防ぐ半導体入力保護回路を提供することにあ
る。
て説明する。入力端子４から加わるサージは、保護抵抗
１の抵抗値とＭＯ３Ｉ−ランジスタ２のケート容量との
時定数によりその波形がまるめられ、内部のＭＯ３Ｉ−
ランジスタから離れたところでＭＯ３Ｉ−ランジスタ２
を通して過剰な工２、ルギーが分散される。このことに
より、内部の＼・１０Ｓトランジスタの破壊を防止する
ことがでキク１゜〔発明が解決しようとする問題点〕 以上のような１す３作をする半導体入力保護回ｉ：’：
”においては、サージ入力が加えられた時、保護抵抗１
において熱が発生し、保護抵抗１が溶断する可能性があ
る。すなわち、従来の半導体入力保護回路においては、
パワーの大きなサージの入力により保護抵抗１が発熱・
溶断し、この半導体入力保護回路自体が破壊されてしま
うという問題点があった・ 本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、保護抵抗において発生する熱の
放熱効率を上げることにより、サージ入力による保護抵
抗の溶断を防ぐ半導体入力保護回路を提供することにあ
る。
このような目的を達成するために本発明は、保護抵抗と
半導体基板との間に放熱効率のよい導体層を挿入したも
のである。
半導体基板との間に放熱効率のよい導体層を挿入したも
のである。
本発明においては、保護抵抗において発生した熱は、放
熱効率のよい導体層を通して放散される。
熱効率のよい導体層を通して放散される。
本発明を実施例に基づき説明する。第１図は本発明に係
わる半導体入力保護回路の一実施例を示すパターンレイ
アウト図、第２図はそのＩ−Ｉ線断面図である。第１図
において、５は第１の導電性物質としてのポリシリコン
から成る保護抵抗１と非常に薄い層間膜を通して接続さ
れた第２の導体層としてのポリシリコン層である。第２
Ｍにおいて、９は保護抵抗ｌとポリシリコン層５との間
の層間絶縁膜である。第１図および第２図において第３
図および第５図と同一部分又は相当部分には同一符号が
付しである。
わる半導体入力保護回路の一実施例を示すパターンレイ
アウト図、第２図はそのＩ−Ｉ線断面図である。第１図
において、５は第１の導電性物質としてのポリシリコン
から成る保護抵抗１と非常に薄い層間膜を通して接続さ
れた第２の導体層としてのポリシリコン層である。第２
Ｍにおいて、９は保護抵抗ｌとポリシリコン層５との間
の層間絶縁膜である。第１図および第２図において第３
図および第５図と同一部分又は相当部分には同一符号が
付しである。
このように構成された回路の動作について第２図を用い
て説明する。この回路にサージ入力が加えられたとき保
護抵抗１において熱が発生するが、保護抵抗１の上下層
が膜厚の厚いフィールド酸化膜（Ｓ ＯＰ）やＰＳＧ膜
等の放熱性の悪い物質の膜で構成された従来の半導体人
力保護回路に対し、本実施例の半導体入力保護回路は、
放熱性のよいポリシリコン層５が層間絶縁膜９を通して
保護抵抗１の下側にあるため、発生した熱が効率よく放
散されるので、サージ入力による保護抵抗１の溶断を防
くことができる。
て説明する。この回路にサージ入力が加えられたとき保
護抵抗１において熱が発生するが、保護抵抗１の上下層
が膜厚の厚いフィールド酸化膜（Ｓ ＯＰ）やＰＳＧ膜
等の放熱性の悪い物質の膜で構成された従来の半導体人
力保護回路に対し、本実施例の半導体入力保護回路は、
放熱性のよいポリシリコン層５が層間絶縁膜９を通して
保護抵抗１の下側にあるため、発生した熱が効率よく放
散されるので、サージ入力による保護抵抗１の溶断を防
くことができる。
なお本実施例においては、放熱用物質にポリシリコンを
用いたが、他の比熱の大きい物質を用いても全く同様の
効果が得られる。
用いたが、他の比熱の大きい物質を用いても全く同様の
効果が得られる。
以上説明したように本発明は、保護抵抗と半導体基板と
の間に放熱効率のよい導体層を挿入することにより発生
した熱が効率よ（放散されるようにしたので、サージ入
力による保護抵抗の溶断を防くことができる効果がある
。
の間に放熱効率のよい導体層を挿入することにより発生
した熱が効率よ（放散されるようにしたので、サージ入
力による保護抵抗の溶断を防くことができる効果がある
。
第１図は本発明に係わる半ぶ体入力保護回路の一実施例
を示すパターンレイアウト図、第２図はそのＩ−１線断
面図、第３図は従来の半導体人力保護回路を示すパター
ンレイアウト図、第４図はその等価回路図、第５図は第
３図のｎ−ｎ線断面間である。 １・・・・保護抵抗、２・・・・ＭＯ３Ｉ−ランジスタ
、３・・・・接地線、４・・・・入力端子、５・・・・
ポリシリコン層、６・・・・半導体基板、７・・・・フ
ィールド酸化膜、８・・・・ＰＳＧ膜、９・・・・層間
絶縁膜。
を示すパターンレイアウト図、第２図はそのＩ−１線断
面図、第３図は従来の半導体人力保護回路を示すパター
ンレイアウト図、第４図はその等価回路図、第５図は第
３図のｎ−ｎ線断面間である。 １・・・・保護抵抗、２・・・・ＭＯ３Ｉ−ランジスタ
、３・・・・接地線、４・・・・入力端子、５・・・・
ポリシリコン層、６・・・・半導体基板、７・・・・フ
ィールド酸化膜、８・・・・ＰＳＧ膜、９・・・・層間
絶縁膜。
Claims (3)
- （１）半導体基板上に形成され第１の導電性物質から成
る保護抵抗と、前記保護抵抗と前記半導体基板間に挿入
され第２の導電性物質から成る導体層とを備えたことを
特徴とする半導体入力保護回路。 - （２）第１および第２の導電性物質は、ポリシリコンで
あることを特徴とする特許請求の範囲第１項記載の半導
体入力保護回路。 - （３）第２の導電性物質は、半導体基板上に形成された
絶縁性物質に比べ大きな比熱をもつ物質であることを特
徴とする特許請求の範囲第１項記載の半導体入力保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210009A JPS6188545A (ja) | 1984-10-05 | 1984-10-05 | 半導体入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210009A JPS6188545A (ja) | 1984-10-05 | 1984-10-05 | 半導体入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188545A true JPS6188545A (ja) | 1986-05-06 |
Family
ID=16582320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59210009A Pending JPS6188545A (ja) | 1984-10-05 | 1984-10-05 | 半導体入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188545A (ja) |
-
1984
- 1984-10-05 JP JP59210009A patent/JPS6188545A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930011797B1 (ko) | 반도체 집적회로장치 | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| JPS63147357A (ja) | 静電気放電保護回路 | |
| JP3217336B2 (ja) | 半導体装置 | |
| JPS6188545A (ja) | 半導体入力保護回路 | |
| JPS6269660A (ja) | 静電保護回路 | |
| JPS59167046A (ja) | 半導体集積回路 | |
| JPH02209735A (ja) | 半導体装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS58225664A (ja) | Ｃ−ｍｏｓ集積回路 | |
| JPH0518466B2 (ja) | ||
| JPS622704B2 (ja) | ||
| JPS62122164A (ja) | 入力保護回路 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| US5432369A (en) | Input/output protection circuit | |
| JPS59105369A (ja) | 半導体装置 | |
| JPH012345A (ja) | 半導体集積回路装置 | |
| JPS61129855A (ja) | 半導体集積回路 | |
| JPS6015973A (ja) | 半導体装置 | |
| JPS63244681A (ja) | 半導体装置の入力保護部 | |
| JPS61144050A (ja) | 半導体集積回路装置の入力保護回路 | |
| JPS6327044A (ja) | 半導体装置 | |
| JPS5994865A (ja) | 半導体装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPH01161745A (ja) | 半導体装置 |