JPS618941A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS618941A JPS618941A JP59129764A JP12976484A JPS618941A JP S618941 A JPS618941 A JP S618941A JP 59129764 A JP59129764 A JP 59129764A JP 12976484 A JP12976484 A JP 12976484A JP S618941 A JPS618941 A JP S618941A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- filled
- semiconductor device
- substances
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置の製造工程において、半導体基
板部に形成された四部を所要の物質で埋める、半導体装
置の製造方法に関する０〔従来技術〕 半導体基板の表面に、例えば左右の素子間又は領域間を
分離するため、凹部を形成する。この凹部を絶縁物で埋
め空所部をなくする処理をし、素子特性が低下しないよ
うにしている。
板部に形成された四部を所要の物質で埋める、半導体装
置の製造方法に関する０〔従来技術〕 半導体基板の表面に、例えば左右の素子間又は領域間を
分離するため、凹部を形成する。この凹部を絶縁物で埋
め空所部をなくする処理をし、素子特性が低下しないよ
うにしている。
この種の従来の半導体装置の製造方法は、第１図（ａ）
〜（ｅ）に工程順に示す基板の凹部の断面図のようにし
ていた。まず、第１図（ａ）のように、半導体基板（１
）表面に１写真調版とエツチングなどにより凹部（２）
を形成する０つづいて、この凹部（２）を埋めるため、
例えば、化学的気相反応による形成法で、第１図（ｂ）
Ｋ示すように、全面に絶縁膜（３）を形成する。ついで
、例えば、反応性イオンの直進性を利用したドライエツ
チング法、いわゆる反応性イオンエツチング法により全
面をエツチングし、第１図（Ｃ）のように、凹部（２）
の外の絶縁膜（３）を除去すると、凹部（２）の側面に
残留絶縁膜（４）が残る。この後さらに、第１図（ｄ）
に示すように、第２回目の絶縁膜（５）を形成した後、
再び全面をエツチングする。
〜（ｅ）に工程順に示す基板の凹部の断面図のようにし
ていた。まず、第１図（ａ）のように、半導体基板（１
）表面に１写真調版とエツチングなどにより凹部（２）
を形成する０つづいて、この凹部（２）を埋めるため、
例えば、化学的気相反応による形成法で、第１図（ｂ）
Ｋ示すように、全面に絶縁膜（３）を形成する。ついで
、例えば、反応性イオンの直進性を利用したドライエツ
チング法、いわゆる反応性イオンエツチング法により全
面をエツチングし、第１図（Ｃ）のように、凹部（２）
の外の絶縁膜（３）を除去すると、凹部（２）の側面に
残留絶縁膜（４）が残る。この後さらに、第１図（ｄ）
に示すように、第２回目の絶縁膜（５）を形成した後、
再び全面をエツチングする。
この絶縁膜形成とエツチングを繰返すことＫよシ、第１
図（ｅ）に示すように、埋込み層（６）で凹部（２）を
埋めることができる。
図（ｅ）に示すように、埋込み層（６）で凹部（２）を
埋めることができる。
しかしながら、このような従来の方法では、工程が複雑
で生産性が低く、また、第１図（ｅ）に示すように、埋
込み層（６）内に空洞（７）を生じて素子特性を悪化す
るおそれがあった。ざらに、同一基板面内に幅が種々の
大きさの凹部が混在する場合、埋込み完了の時期に差が
できる。このため、幅の大きい凹部は幅の小さい凹部よ
り埋込みＫ＜くなる。
で生産性が低く、また、第１図（ｅ）に示すように、埋
込み層（６）内に空洞（７）を生じて素子特性を悪化す
るおそれがあった。ざらに、同一基板面内に幅が種々の
大きさの凹部が混在する場合、埋込み完了の時期に差が
できる。このため、幅の大きい凹部は幅の小さい凹部よ
り埋込みＫ＜くなる。
ｌ そのうえ、四部の幅が極めて狭く、かつ、
深さが幅に比べてかなシ大きい場合は、凹部内に膜形成
を行うことが困難となり、埋めることができない場合も
できていた。
深さが幅に比べてかなシ大きい場合は、凹部内に膜形成
を行うことが困難となり、埋めることができない場合も
できていた。
この発明は、半導体基板又はこの上部層の表面に形成さ
れである凹部を埋めるのに、上記基板又は上部層の表面
に粒状物質を付着させ、この付着粒状物質を除去して凹
部内に充てんさせ、この充てんした粒状物質を加熱によ
り溶融して凹部を埋めるようにし、工程が簡単になり生
産性が向上され、同一平面にある各凹部の大きさや形状
が異なっても一様に確実に埋込むことができる、半導体
装置の製造方法を提供することを目的としている。
れである凹部を埋めるのに、上記基板又は上部層の表面
に粒状物質を付着させ、この付着粒状物質を除去して凹
部内に充てんさせ、この充てんした粒状物質を加熱によ
り溶融して凹部を埋めるようにし、工程が簡単になり生
産性が向上され、同一平面にある各凹部の大きさや形状
が異なっても一様に確実に埋込むことができる、半導体
装置の製造方法を提供することを目的としている。
以下、この発明の一実施例による半導体装置の製造方法
を、第２図（ａ）〜（θ）に工程順に示す基板の凹部の
断面′図により説明する。まず、第２図（ａ）に示すよ
うに、半導体基板（１）表面忙凹部（２）を形成する。
を、第２図（ａ）〜（θ）に工程順に示す基板の凹部の
断面′図により説明する。まず、第２図（ａ）に示すよ
うに、半導体基板（１）表面忙凹部（２）を形成する。
つづいて、凹部（２）を絶縁材料で埋める場合は、ＪＬ
ｉｊ＝＠（ｌ； ｙ ９ ：ｙ ｙ （Ｄ＠＊ｉ゛ｂ
ｌ ７ｙ＊−４ＪＪｌ＃” ｊ質（８）を全面に付着さ
せる。ついで、遠心分離法あるいは空気吹付は法などの
方法により、第１図（１））のように１粒状絶縁物質（
８）を凹部（２）のみに充てんする。つぎ忙、半導体基
板（１）を約９００°Ｃ以上で粒状絶縁物質（８）が溶
融する程度の温度に加熱し、第２図（０）のように、粒
子間にすき間のない充てん絶縁膜（９）で底側を埋める
。再び、粒状絶縁物質（８）を全面に付着させ、凹部（
８）のみに充てんし、第２図（ｄ）のようＫして後、加
熱する。これを繰返すと、第２０図（ｅ）に示すように
、凹部（２）を絶縁埋込み１顛で充満して埋込むことが
できる。
ｉｊ＝＠（ｌ； ｙ ９ ：ｙ ｙ （Ｄ＠＊ｉ゛ｂ
ｌ ７ｙ＊−４ＪＪｌ＃” ｊ質（８）を全面に付着さ
せる。ついで、遠心分離法あるいは空気吹付は法などの
方法により、第１図（１））のように１粒状絶縁物質（
８）を凹部（２）のみに充てんする。つぎ忙、半導体基
板（１）を約９００°Ｃ以上で粒状絶縁物質（８）が溶
融する程度の温度に加熱し、第２図（０）のように、粒
子間にすき間のない充てん絶縁膜（９）で底側を埋める
。再び、粒状絶縁物質（８）を全面に付着させ、凹部（
８）のみに充てんし、第２図（ｄ）のようＫして後、加
熱する。これを繰返すと、第２０図（ｅ）に示すように
、凹部（２）を絶縁埋込み１顛で充満して埋込むことが
できる。
なお、上記実施例では、粒状絶縁物質（８）の付着は、
１回目と２回目以降との付着工程で同一の粒径のものを
用いたが、２回目以降では粒径を次第に小さくしてもよ
い。
１回目と２回目以降との付着工程で同一の粒径のものを
用いたが、２回目以降では粒径を次第に小さくしてもよ
い。
また、上記実施例では粒状絶縁物質（８）が球状のもの
を示したが、これに限らず、立方体、八面体など多面体
であってもよい。
を示したが、これに限らず、立方体、八面体など多面体
であってもよい。
ざらに、上記実施例では半導体基板（１）の凹部（２）
に絶縁埋込み層（１１で埋込んだ場合を示したが、半導
体基板自体に限らず、ざらに基板上部層に形成された多
結晶シリコン層などの層に形成した凹部を埋める場合に
も適用できる。この場合の粒状物質として二酸化シリコ
ン粉末又は窒化シリコン粉末などの絶縁物粉末を用いる
。
に絶縁埋込み層（１１で埋込んだ場合を示したが、半導
体基板自体に限らず、ざらに基板上部層に形成された多
結晶シリコン層などの層に形成した凹部を埋める場合に
も適用できる。この場合の粒状物質として二酸化シリコ
ン粉末又は窒化シリコン粉末などの絶縁物粉末を用いる
。
なおまた、半導体基板の絶縁膜の凹部を埋める場合に、
多結晶シリコンあるいはアルミ合金”などの粉末を溶融
して埋めることにより適用できるものである。
多結晶シリコンあるいはアルミ合金”などの粉末を溶融
して埋めることにより適用できるものである。
以上のように１この発明の方法によれば、半導体基板又
はこの上部層に形成された凹部を埋めるのに、上記基板
又は上部層の全表面に粒状物質を付着し、この付着粒状
物質を除去し上記凹部内に充てんし、この充てんされた
粒状物質を加熱によシ溶融し、凹部を埋めるようにした
ので、工程が簡単になり、生産性が向上され、同一平面
にあるー凹部の大きさや形状が異なっても、一様に確実
に埋めることができる。
はこの上部層に形成された凹部を埋めるのに、上記基板
又は上部層の全表面に粒状物質を付着し、この付着粒状
物質を除去し上記凹部内に充てんし、この充てんされた
粒状物質を加熱によシ溶融し、凹部を埋めるようにした
ので、工程が簡単になり、生産性が向上され、同一平面
にあるー凹部の大きさや形状が異なっても、一様に確実
に埋めることができる。
第１図は従来の半導体装置の製造方法を工程順に示す基
板の凹部の断面図、第２図はこの発明の一実施例による
半導体装置の製造方法を工程順に示す基板の凹部の断面
図である。 １・・・半導体基板、２・・・凹部、８・・・粒状絶縁
物質、９・・・充てん絶縁膜、１０・・・絶縁埋込み層
なお、図中同一符号は同−又は相当部分を示す。
板の凹部の断面図、第２図はこの発明の一実施例による
半導体装置の製造方法を工程順に示す基板の凹部の断面
図である。 １・・・半導体基板、２・・・凹部、８・・・粒状絶縁
物質、９・・・充てん絶縁膜、１０・・・絶縁埋込み層
なお、図中同一符号は同−又は相当部分を示す。
Claims (7)
- （１）半導体基板又はこの上部層の表面に凹部が形成さ
れてあり、上記基板又は上部層の全表面に埋込み用の粒
状物質を付着させ、上記表面に付着した粒状物質を除去
して上記凹部に充てんし、この充てんされた粒状物質を
加熱溶融し凹部を埋めることを特徴とする半導体装置の
製造方法。 - （２）粒状物質は絶縁物質からなる特許請求の範囲第１
項記載の半導体装置の製造方法。 - （３）粒状物質は二酸化シリコン粉末からなる特許請求
の範囲第２項記載の半導体装置の製造方法。 - （４）上部層は多結晶シリコン層からなる特許請求の範
囲第１項ないし第３項のいづれかに記載の半導体装置の
製造方法。 - （５）上部層は絶縁膜からなる特許請求の範囲第１項記
載の半導体装置の製造方法。 - （６）粒状物質は多結晶シリコン粉末からなる特許請求
の範囲第５項記載の半導体装置の製造方法。 - （７）粒状物質はアルミ合金粉末からなる特許請求の範
囲第５項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129764A JPS618941A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129764A JPS618941A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618941A true JPS618941A (ja) | 1986-01-16 |
Family
ID=15017621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129764A Pending JPS618941A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618941A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0923001A (ja) * | 1995-07-05 | 1997-01-21 | Nec Corp | 半導体装置の製造方法 |
| US5691237A (en) * | 1993-09-20 | 1997-11-25 | Fujitsu Limited | Method for fabricating semiconductor device |
| CN103456634A (zh) * | 2012-06-04 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818938A (ja) * | 1981-07-27 | 1983-02-03 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 集積回路構造体 |
-
1984
- 1984-06-23 JP JP59129764A patent/JPS618941A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818938A (ja) * | 1981-07-27 | 1983-02-03 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 集積回路構造体 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5691237A (en) * | 1993-09-20 | 1997-11-25 | Fujitsu Limited | Method for fabricating semiconductor device |
| JPH0923001A (ja) * | 1995-07-05 | 1997-01-21 | Nec Corp | 半導体装置の製造方法 |
| CN103456634A (zh) * | 2012-06-04 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220181211A1 (en) | Composite Wafer, Semiconductor Device and Electronic Component | |
| US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
| JP2895324B2 (ja) | 集積回路製造のための改良された材料蒸着方法 | |
| JPH05160251A (ja) | 集積回路製造方法 | |
| JPH0429228B2 (ja) | ||
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPS618941A (ja) | 半導体装置の製造方法 | |
| JPS631753B2 (ja) | ||
| CN107154361A (zh) | 包覆模制芯片规模封装 | |
| JPH11317394A (ja) | エッチングすべき領域に隣接した領域を保護する方法および装置 | |
| EP0612438A1 (en) | Process for fabricating insulation-filled deep trenches in semiconductor substrates | |
| JPH03220726A (ja) | 集積回路の露出平坦誘電層内に延性金属から成る導電路を形成させる方法 | |
| JPH08181047A (ja) | 開口部埋没装置およびこれを利用した半導体素子 製造方法 | |
| JPS618942A (ja) | 半導体装置の製造方法 | |
| US5902120A (en) | Process for producing spatially patterned components | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| CN105074895A (zh) | 用于制造复合结构的方法 | |
| US11659660B2 (en) | Oxide liner stress buffer | |
| JPH0242746A (ja) | 半導体装置の製造方法 | |
| JP2592281B2 (ja) | 半導体装置の製造方法 | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JP2984383B2 (ja) | 半導体装置の製造方法 | |
| JPS5929439A (ja) | 半導体装置の絶縁分離方法 | |
| JPS6281728A (ja) | 素子分離領域の形成方法 | |
| JPS5963739A (ja) | 半導体装置の絶縁分離方法 |