JPH0429228B2 - - Google Patents

Info

Publication number
JPH0429228B2
JPH0429228B2 JP57084094A JP8409482A JPH0429228B2 JP H0429228 B2 JPH0429228 B2 JP H0429228B2 JP 57084094 A JP57084094 A JP 57084094A JP 8409482 A JP8409482 A JP 8409482A JP H0429228 B2 JPH0429228 B2 JP H0429228B2
Authority
JP
Japan
Prior art keywords
glass
dielectric constant
techniques
suspension
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57084094A
Other languages
English (en)
Other versions
JPS5818938A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS5818938A publication Critical patent/JPS5818938A/ja
Publication of JPH0429228B2 publication Critical patent/JPH0429228B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 本発明の分野 本発明は、素子を電気的に分離しそして半導体
素子の実装密度を増すために、VLSI構造体中の
領域を誘電体分離するための素子間分離領域を形
成する方法に係る。
先行技術 集積回路技術、特にLSI及びVLSI回路の製造
に於ては、集積回路構造体に於ける種々の能動及
び受動素子を相互に分離することが必要である。
集積回路を形成する電気的素子を分離するため
に、多数の方法が従来技術に於て試みられてい
る。本明細書に於て、集積回路とは、薄膜集積回
路並びに半導体モノリシツク及びハイブリツド集
積回路を意味する。従来用いられている技術に
は、PN接合の逆バイアスによる分離、部分的誘
電体分離及び完全な誘電体分離等がある。VLSI
素子の実装密度の増加及び電気的分離の改良は絶
えず研究が続けられる重要な領域である。J.
Electrochem.Soc.、124、５（1977年）に於ける
Bean及びRunyanにより“Dielectric
Isolation：Comprehensive、Current and
Future”と題する論文は、従来技術による種々
の誘導体分離技術について検討しそしてそれらの
各技術の関連する問題について論じている。
従来の誘導体分離の１つの型は、分離領域の形
成されるべき領域のシリコン中に溝又は凹所を形
成することを用いている。溝を形成する工程の
間、シリコン基板表面の他の部分は保護膜により
被覆されており、溝を形成するために用いられる
食刻剤によつて影響されない。典型的には、食刻
後、基板に従来の酸化工程が施される。この工程
に於て、二酸化シリコンで溝が完全に充填されそ
して更にシリコンが酸化されて、溝の領域全体が
酸化され、分離領域が形成される。この従来技術
に於ける主な問題は、溝の上部周辺部に二酸化シ
リコンが平坦に形成されない、“鳥のくちばし”
の現象を生じることである。更に、分離の深さ及
び分離の電気的特性についても問題がある。
米国特許第4104086号の明細書は、“鳥のくちば
し”の問題を除くために、熱酸化又は化学的気相
付着（CVD）のいずれかにより誘電体材料で充
填された実質的に垂直な分離用の溝を用いて誘電
体分離構造体を形成する方法について記載してい
る。
標準的なPN接合の分離の代りに酸化物層を有
する拡散された側壁の接合を用いる概念は、この
技術分野に於て既に確立されており、例えば
Electrochemical Technology、５、308（1967
年）に於けるJones及びDooにより“Ａ
Composite Isolator Junction Isolation”と題
する論文に報告されている。IBM Technical
Disclosure Bulletin、第20巻、第１号、第144頁
（1977年６月）に於ては、酸化物層を反応性イオ
ン食刻（RIE）技術を用いて形成された実質的に
垂直な溝と組合せて用いる方法が示されている。
又、米国特許第3386865号の明細書は、封止され
ている酸化物で充填されたチヤネルを用いて絶縁
体接合分離についてより詳細に示している。
米国特許第3966577号の明細書は、熱酸化物に
より充填された垂直な側壁を有する誘電体分離構
造体を形成するもう１つの型の技術について記載
している。この技術は、多数の熱処理工程を要
し、これらの熱処理工程中に種々の層に於ける熱
膨張率の差による応力の問題を生じる。熱膨張の
不適合は、付着技術に関係なくSiO2を用いてい
る深い誘電体分離（DDI）技術に於て、素子の歩
留りの問題を生じる。SiO2の熱膨張率は、5.5×
10-7／℃であり、Siの熱膨張率は25乃至30×
10-7／℃のオーダーである。約1000℃の温度で処
理されたとき、応力が生じて、最終的にSi中に欠
陥が生じる。
現在のDDI技術は、平坦でない“鳥のくちば
し”の問題を解決しても、更に以下に示す如き問
題を有している。
(1) 溝を充填するCVD酸化物は未だ中央部に割
れ目を生じ得る。この割れ目は、上部の金属路
の連続性を損つて、最終的に導通に於て欠陥を
生ぜしめ得る。
(2) 溝を充填するCVD酸化物は、後の種々の熱
処理中に二酸化シリコン（SiO2）とシリコン
（Si）との間に於ける熱膨張率の不適合による
応力の問題を生じる。この応力は、溝が形成さ
れた領域の周囲のSi中に欠陥を生じて、素子領
域中に拡がり得る。
(3) 溝を充填するCVD酸化物は平坦化され難い。
これは、CVDが溝の内側及び外側に略等しい
厚さの酸化物を生じる傾向があることによる。
本発明の要旨 本発明の目的は、DDIを達成するための処理工
程の数を減少させ且つ改良された分離結果を達成
することである。
本発明の他の目的は、シリコン基板中に該基板
の熱膨張率特性と適合する熱膨張率特性を有する
材料で充填されたDDI領域を形成することであ
る。
本発明の他の目的は、後の処理工程に於て生じ
得る応力パターンが防がれる様に基板と適合する
熱膨張率を有する材料を様いてDDIを達成するた
めに溝内にガラスを付着する（glassing）技術を
提供することである。
本発明の更に他の目的は、実質的に垂直な側壁
を有する深さの均一な溝を形成するためにRIEを
用いそしてそれらの溝を充填するために沈降、遠
心分離又は他の適当なガラス付着技術を用いてい
る、DDI技術を提供することである。
本発明の上記及び他の目的は、RIEを用いて形
成された溝の中にDDIを設ける方法によつて達成
される。ガラス粒子を溝内に於て連続的層に溶融
させるために熱処理を用いて、ガラスが沈降、遠
心分離又は回転付着（spin−on）の技術によつて
付着され、必要ならば深い溝内の全域充填及び平
滑化がCVD及びRIEを用いて達成される。その
結果形成された構造体、即ち基板と適合し得るガ
ラス材料で充填された溝は、後の処理中に基板中
に応力を誘起させることなく、DDIを達成する。
本発明の好実施例 本発明に従つて、CVD酸化物とシリコン基板
との間に於ける熱膨張の不適合を除く、溝内の
DDIが達成される。本発明は、シリコン・ウエハ
上へコロイド状ガラスを沈降、遠心分離又は回転
付着させるガラス付着技術を用いている。これら
のガラス付着技術自体は、当技術分野に於て周知
であるが、DDIには従来用いられていなかつた。
遠心分離技術については、米国特許第3212921号
及び第3212929号の明細書に記載されている。ガ
ラスの沈降については、Electrochemical
Technology、第２巻、第７−８号、第196頁乃至
第200頁（1964年）に於けるPliskin及びConrad
による“Techniques for Obtaining Uniform
Thin Glass Films on Substrates”と題する論
文に記載されている。回転付着技術については、
J.Vac.Soc.Tech.14、第５号、第1053頁（1977年）
に於けるJ.A.Amick等による論文に記載されてい
る。これらの周知の技術を用いて、シリコンに対
してより良好に適合する特性を有する、微細に粉
砕されたガラスの粉末が用いられる。それらのガ
ラスは、Corningガラス7723及び1715（商品名）、
又はCorning2240（商品名）の如きPyrex（商品名）
型であり得る。更に、溶融後に結晶化するガラ
ス・セラミツクの如きガラスが用いられ得る。軟
化点及び熱膨張特性の如き特性が、一般的にはシ
リコンである基板の特性と適合する様に予め選択
される。上記ガラス粉末は、妥当な高誘電率の液
状媒体と超音波混合される。高誘電体率の媒体を
用いることによりガラスの塊が分解されやすくな
り、ガラスの粒度が小さくなる。典型的には、そ
の様な液状媒体はイソプロピル・アルコールであ
る。次に、酢酸エチルの如き、より低い誘電率の
流体が加えられて、超音波混合される。低誘電率
の媒体を付加することによりガラス粒子の沈降速
度が遅くなり、十分に長い間、より多くのガラス
粒子の懸濁液に保持される。それから、遠心分離
技術によつて、この懸濁液から荒い粒子が分離さ
れる。例えば500G（Ｇ＝重力加速度）の中位の回
転速度で数分間遠心分離されそして傾瀉（デカン
テーシヨン）されて得られた液状懸濁液はガラス
付着処理に望ましいガラスの微細な粒子を有す
る。
これらの工程は、以下に於て“濃縮液”と称さ
れる、より良好な分離及びより微細な粒子を有す
る懸濁液を得るために、反復され得る。その濃縮
液の濃縮レベルは、或る既知量のその液体を基板
上に於て大きな角速度で遠心分離させることによ
つて調べられる。これは、2000Gで数分間行われ
得る。
傾瀉された液体即ちガラス懸濁液の濃縮液が、
上述の任意の技術によつて基板上に被覆される。
基板には、濃縮液で充填されるべき溝の領域が
RIE技術によつて既に形成されている。
次に、透明ガラス化されたガラスの膜を形成す
るために、基板がガラスの軟化点よりも高い温度
で数分間焼成される。濃縮液の濃度を決定するた
めに、上記膜の厚さが測定される。それから、後
の沈降に於て所望の膜厚が得られる様に、濃縮液
が適量の酢酸エチル、又は酢酸エチルとイソプロ
ピル・アルコール、或は他の有機の液体で希釈さ
れる。
酢酸エチル（又は同様な特性を有する他の流
体）に対するイソプロピル・アルコール（メチ
ル・アルコール又はアセトン）の相対量は、用い
られるガラスの型に応じて決定される。この関係
は周知であり、例えば前述の米国特許第3212921
号及び第3212929号の明細書並びにPliskin及び
Conradによる論文に記載されている。例えば、
一部の実施例に示されている如く溝上にブリツジ
又はプラグ構造体を形成するために、トリクロル
エチレンの如きより重いそしてより低い誘電率の
流体が遠心分離の直前にガラス懸濁液の下に吹き
つけられる“トリクロル”技術を用いて、ガラス
粒子間により高い均一性及びより良好な付着が達
成され得る。
本発明は、適当なガラスを被覆した後に、３つ
の異なる型のDDIを生じる。それらの技術は
各々、分離を達成するためにCVDされた溝を用
いる従来の技術に優る利点を与える。それらの３
つの方法の各々が行われる前に、例えば第１図に
示されている如く、ウエハに典型的には4μｍの
オーダーの深さ及び2.5μｍのオーダーの幅を有す
る溝がRIEを用いて形成されている。それから、
用いられるガラスが本明細書に示された技術を用
いて付着される。
本発明の第１実施例に於ては、750乃至1150℃
の温度範囲の軟化点を有するガラスで溝を充填す
る方法が用いられる。その様なガラスは、以前は
X760LZ（商品名）として知られそして現在は
7723として表示されているCorningガラスであり
得る。そのガラスは、各々1μｍ又はそれ以下の
幾つかの層のガラスを複数回焼成したもの、又は
溝を充填するに充分な厚さを有する１つの層のガ
ラスを１回焼成したものであり得る。その付着さ
れたガラスの軟化及び濃密化は所望の構造体を生
ぜしめる。その処理温度は、先のガラスを遠心分
離又は沈降させる技術に於て用いられた温度より
も相当に高いことに注目されたい。例えば、従来
に於て典型的に個別素子に用いられた場合には、
接点の溶融温度によつて処理温度が制限されてい
た。本発明に於ては、その様な制限は除かれる。
しかも、溝内のSiO2の一部がガラス中に溶解し
て、その焼成後の軟化点を上昇させる。
第１図はCorningガラス7723で充填された溝を
概略的に示している縦断面図である。この第１実
施例に於ては、800℃に於て10分間の焼成が２回
行われ、各々の焼成に於て1μｍのガラスが加え
られる。これらの２回の付着の後、再び構造体が
空気中で950℃に於て20分間焼成される。
第１実施例の変形である第２実施例に於ては、
表面のガラスが除去されそして構造体は完全に充
填された溝を有して自動的に平坦化される、リフ
ト・オフ技術が用いられる。この結果を達成する
ためには、第２図に示される如く、次の工程が用
いられる。
(1) Si上に熱酸化物SiO2の薄膜が成長される。
その典型的な薄膜は1000Åのオーダーの厚さを
有する。
(2) 上記SiO2の薄膜上に薄い金属膜が付着され
る。例れば、その金属はMo又はＷであり得
る。その金属膜は1200℃よりも高い融点を有し
そして熱酸化物又はSi基板のいずれにも反応し
ないことが好ましい。予定の領域からリフト・
オフされ又は焼かれて除去され得るならば、他
の型の膜も用いられ得る。
(3) 後に上記金属膜が酸化されない様にSi3N4の
薄膜（1000〓前後）がCVD又はプラズマCVD
によつて付着される。
(4) フオトレジストの如きフオトリングラフイ技
術を用いて、溝の領域のための窓が限定され
る。
(5) 実質的に垂直な側壁を有する深い溝を形成す
るために、上記金属膜又は用いられている膜が
SiO2及びSiとともにRIEによつて除去される。
(6) 第２図に示されている如く、溝の内側にライ
ニングを形成するためにSiO2層が成長される。
(7) 必要であれば、拡散障壁としてSi3N4の薄い
層が用いられ得る。
(8) 先に第１図に関連して述べた方法によるガラ
スの付着が第２図に示されている複合構造体を
形成するために用いられる。
(9) 上記金属膜上のガラスが球状を成してその金
属の表面が露出されている場合には、簡単な金
属食刻工程によつて上記金属膜が除去されて上
部ガラス層がリフト・オフされる。その結果、
第２図の構造体から金属膜及び上部ガラス層が
除去された構造体が得られる。上記金属膜上の
ガラス層が球状に成らない場合には、そのガラ
ス層及びその下のSi3N4の薄膜の一部の領域が
遮蔽マスクを用いて食刻され得る。それから、
上部ガラス層をリフト・オフするために、上記
金属膜が食刻される。
(10) 最終的構造体は充填された溝の上部に極めて
浅い凹みを有し得る。これは、CVDにより又
は更にガラス付着工程を用いることにより充填
されて平滑化され得る。その凹みの深さは5000
Å又はそれ以下のオーダーであつて、容易に充
填されることが出来、又はそのままに残されて
もよい。
本発明の第３実施例に於ては、リフト・オフ技
術は用いられず、実験結果に基いて、第３図に示
されている構造体が形成される。第３図はSi基板
上にSiO2のライニングを有する構造体を概略的
に示している縦断面図である。トリクロルエチレ
ンを用いずに沈降されたCorningガラスX760LZ
を用いてガラスが付着され、そのガラスが空気中
に於て950℃で20分間焼成される。
上部ガラス表面は完全に平坦であつてもなくて
もよい。上部のガラス層を除去するために、フオ
トレジストによる平坦化及びRIEによる平坦化が
用いられ得る。その技術は従来のCVD技術と同
様であるが、ガラス付着によるDDIに於ける表面
のトポグラフイは、従来のCVDによるDDIの場
合よりも相当に良好な状態を生じる。更に、沈降
されたガラスを用いることにより、溝の領域の周
囲の応力による欠陥が除かれ、熱膨張率の不適合
も除去される。
本発明の第４実施例に於ては、溝上にブリツジ
又はプラグ構造体を形成する新規な技術に関連し
て既に述べた“トリクロル”技術が用いられてい
る。第４図は、空隙の上方に沈降されたガラス層
のプラグを有している溝を概略的に示している図
である。第４図に示されている如く、溝に詮をす
る様にプラグが形成される。ガラス付着のために
“トリクロル”技術を用いることにより、複数の
焼成が必要とされ得る。Corning1715又は
Corning191CP（商品名）或は酸化物の組合せの
如き、高温の軟化点を有するガラスが、その組合
わされた熱膨張率がSiの熱膨張率と適合する様に
用いられる。第４図に示されているプラグ構造体
はこのガラス付着方法に独特のものであり、従来
のCVD技術を用いては形成され得ないことは明
らかである。その結果、当技術分野に於て新規な
構造体である、空気分離によるDDIが達成され
る。
本発明の第５実施例に於ては、第５Ａ図に示さ
れている如く、溝を限定するために“背の高い側
壁”を一時的に用いる方法が用いられる。この技
術に於ては、SiO2のライニングが設けられ、上
記側壁のための材料は食刻又は溶解され或は後に
焼かれ得る金属又は有機の膜であり得る。その側
壁の高さは溝の深さ及び用いられるガラスの濃密
化係数によつて決定される。その決定は、焼成及
び濃密化された後に、ガラスのレベルがSi表面の
レベルに適合する様に行われる。それから、上記
側壁は食刻又は溶解され或は焼かれる。その最終
的構造体が第５Ｂ図に示されている。必要であれ
ば、上記側壁上のガラス粒子が焼成前に機械的に
ブラシを用いて除去され得る。
従つて、上述の方法に於て示されている如く、
遠心分離、ガラスの沈降、又は回転付着の技術を
用いることによつて、溝が充填される。充填物の
形状及び構造体は、複数の焼成、“トリクロル”
技術、及び軟化点の選択の如き方法によつて制御
され得る。従来のCVDによるDDIに優るこれら
の技術の最も大きな利点は、熱膨張の適合、或る
ガラス構造体に於てリフト・オフが可能なこと、
そして平坦化が容易なことである。これらの方法
は、本発明の要旨を逸脱することなく変更され得
ることは明らかである。
【図面の簡単な説明】
第１図は本発明の第１実施例に於ける深い誘電
体分離（DDI）のための溝を示す縦断面図、第２
図は第２実施例に於けるSiO2層を有する溝を示
す縦断面図、第３図は第３実施例に於ける溝を示
す縦断面図、第４図は第４実施例に於けるガラス
のプラグで詮をされた溝を示す縦断面図、第５Ａ
図及び第５Ｂ図は分離用の溝内に濃密化されたガ
ラスを得るために背の高い側壁が一時的に用いら
れる第５実施例に於ける溝を示す縦断面図であ
る。

Claims (1)

  1. 【特許請求の範囲】 １ シリコン基板中に垂直な側壁を有する素子間
    分離用の深い溝を形成する工程と、 前記シリコン基板と同程度の熱膨張率を有する
    ガラスの粒子を高誘電率の液状媒体と混合し、さ
    らにこの懸濁液に低誘電率の液状媒体を付加し、
    前記ガラス粒子、高誘電率の液状媒体および低誘
    電率の液状媒体を含む懸濁液から遠心分離さらに
    は傾瀉により荒らい粒子成分を除去して微細な粒
    子成分を濃縮した懸濁液を準備する工程と、 前記濃縮した懸濁液で前記素子間分離用の深い
    溝を充填する工程と、 前記素子間分離用の深い溝内に一体的ガラス層
    が形成される温度で前記シリコン基板を焼成する
    工程と、 を包含することを特徴とする素子間分離領域の形
    成方法。
JP57084094A 1981-07-27 1982-05-20 集積回路構造体 Granted JPS5818938A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US287466 1981-07-27
US06/287,466 US4544576A (en) 1981-07-27 1981-07-27 Deep dielectric isolation by fused glass

Publications (2)

Publication Number Publication Date
JPS5818938A JPS5818938A (ja) 1983-02-03
JPH0429228B2 true JPH0429228B2 (ja) 1992-05-18

Family

ID=23103035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57084094A Granted JPS5818938A (ja) 1981-07-27 1982-05-20 集積回路構造体

Country Status (4)

Country Link
US (1) US4544576A (ja)
EP (1) EP0071205B1 (ja)
JP (1) JPS5818938A (ja)
DE (1) DE3279998D1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021539A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
JPS618941A (ja) * 1984-06-23 1986-01-16 Mitsubishi Electric Corp 半導体装置の製造方法
US4714520A (en) * 1985-07-25 1987-12-22 Advanced Micro Devices, Inc. Method for filling a trench in an integrated circuit structure without producing voids
JPS6265317A (ja) * 1985-09-17 1987-03-24 Mitsubishi Electric Corp 半導体単結晶膜形成のためのウエハ構造
US5462767A (en) * 1985-09-21 1995-10-31 Semiconductor Energy Laboratory Co., Ltd. CVD of conformal coatings over a depression using alkylmetal precursors
DE3534418A1 (de) * 1985-09-27 1987-04-02 Telefunken Electronic Gmbh Verfahren zum herstellen von vertiefungen in einem halbleiterbauelemente enthaltenden halbleiterkoerper
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
FR2620861B1 (fr) * 1987-09-22 1990-01-19 Schiltz Andre Procede de realisation d'isolement lateral a structure plane
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
US5416354A (en) * 1989-01-06 1995-05-16 Unitrode Corporation Inverted epitaxial process semiconductor devices
US5258334A (en) * 1993-01-15 1993-11-02 The U.S. Government As Represented By The Director, National Security Agency Process of preventing visual access to a semiconductor device by applying an opaque ceramic coating to integrated circuit devices
US5448111A (en) * 1993-09-20 1995-09-05 Fujitsu Limited Semiconductor device and method for fabricating the same
CA2131668C (en) * 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
US5527609A (en) * 1994-04-20 1996-06-18 Toyo Boseki Kabushiki Kaisha Crimped polybenzazole staple fiber and manufacture thereof
US6114219A (en) * 1997-09-15 2000-09-05 Advanced Micro Devices, Inc. Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US7262477B2 (en) * 2002-04-30 2007-08-28 Kabushiki Kaisha Toshiba Semiconductor device
US20040016962A1 (en) * 2002-04-30 2004-01-29 Hideki Okumura Semiconductor device
JP2006128246A (ja) * 2004-10-27 2006-05-18 Toshiba Corp 半導体製造装置、液体容器および半導体装置の製造方法
KR100645211B1 (ko) * 2005-07-28 2006-11-10 동부일렉트로닉스 주식회사 플래시 메모리 셀의 플로팅 게이트 형성 방법
WO2013067023A1 (en) * 2011-10-31 2013-05-10 The Charles Stark Draper Laboratory, Inc. Mems hemispherical resonator gyroscope
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3212929A (en) * 1962-03-22 1965-10-19 Ibm Method of forming a glass film on an object
JPS4810981U (ja) * 1971-06-24 1973-02-07
US4019248A (en) * 1974-06-04 1977-04-26 Texas Instruments Incorporated High voltage junction semiconductor device fabrication
US4039702A (en) * 1975-01-13 1977-08-02 Trw Inc. Method for settling a glass suspension using preferential polar adsorbtion
JPS51145276A (en) * 1975-06-10 1976-12-14 Mitsubishi Electric Corp Semiconductor device
JPS5255877A (en) * 1975-11-01 1977-05-07 Fujitsu Ltd Semiconductor device
JPS5336471A (en) * 1976-09-17 1978-04-04 Hitachi Ltd Manufacture of semiconductor device
DE2739762C2 (de) * 1977-09-03 1982-12-02 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zur Passivierung von Halbleiterkörpern
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
EP0011418A1 (en) * 1978-11-20 1980-05-28 THE GENERAL ELECTRIC COMPANY, p.l.c. Manufacture of electroluminescent display devices
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS5784138A (en) * 1980-11-13 1982-05-26 Toshiba Corp Manufacture of mesa semiconductor device
US4356211A (en) * 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
EP0060205B1 (en) * 1981-03-16 1986-10-15 FAIRCHILD CAMERA &amp; INSTRUMENT CORPORATION Low temperature melting binary glasses for leveling surfaces of integrated circuits containing isolation grooves

Also Published As

Publication number Publication date
JPS5818938A (ja) 1983-02-03
EP0071205A2 (en) 1983-02-09
EP0071205A3 (en) 1986-08-20
US4544576A (en) 1985-10-01
DE3279998D1 (en) 1989-11-23
EP0071205B1 (en) 1989-10-18

Similar Documents

Publication Publication Date Title
JPH0429228B2 (ja)
EP0071204B1 (en) Method for forming recessed dielectric isolation
US6051477A (en) Method of fabricating semiconductor device
US4439270A (en) Process for the controlled etching of tapered vias in borosilicate glass dielectrics
EP0084635B1 (en) Method of forming a wide deep dielectric filled isolation trench in the surface of a silicon semiconductor substrate
EP0274801B1 (en) Method of manufacturing a semiconductor device of the &#34;semiconductor on insulator&#34; type
US4222792A (en) Planar deep oxide isolation process utilizing resin glass and E-beam exposure
EP0223694B1 (en) Submerged wall isolation of silicon islands
US4492717A (en) Method for forming a planarized integrated circuit
US6239004B1 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
JPS5895838A (ja) 単結晶シリコン領域を垂直に分離形成する方法
JPS631753B2 (ja)
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
US4867838A (en) Planarization through silylation
JPS6020530A (ja) 素子分離領域の形成方法
US4606936A (en) Stress free dielectric isolation technology
JPS59182538A (ja) 半導体装置およびその製造方法
JPS6257232A (ja) アイソレ−シヨンデバイス及びその製法
EP0146613B1 (en) Process for fabricating semiconductor structures
JPH0565049B2 (ja)
JPS60140818A (ja) 半導体装置の製造方法
GB1480129A (en) Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate
JPS6058636A (ja) 絶縁分離領域の形成方法
JPH06334028A (ja) 誘電体分離基板の製造方法
JPS6281728A (ja) 素子分離領域の形成方法