JPS618942A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS618942A JPS618942A JP59129765A JP12976584A JPS618942A JP S618942 A JPS618942 A JP S618942A JP 59129765 A JP59129765 A JP 59129765A JP 12976584 A JP12976584 A JP 12976584A JP S618942 A JPS618942 A JP S618942A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- thin film
- substances
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明け、半導体装置の製造工程において、半導体基
板に形成された凹Ｓを絶縁物質で埋める、半導体装置の
製造方法に関する。
板に形成された凹Ｓを絶縁物質で埋める、半導体装置の
製造方法に関する。
半導体基板の表面に、例えば左右の素子間又は領Ｍ、間
を分離するため、凹部を形成する。この凹部を絶縁物で
埋め、空所部をなくする処理をし、素子特性が低下しな
いようにしている。
を分離するため、凹部を形成する。この凹部を絶縁物で
埋め、空所部をなくする処理をし、素子特性が低下しな
いようにしている。
この種の従来の半導体装置の製造方法は、第１図（ａ）
〜（ｆ）に工程順に示す基板の要部断面図のようにして
いた。まず、第１図（ａ）に示すように、半導体基板（
１１表面にホトレジスト膜（２）を形成し、通常のマス
クパターン転写工程を経て、ホトレジスト膜（２）のう
ち、所要の位置の部分を除去し開口部（２ａ）を形成す
る。このホトレジスト膜（２）ヲマスクとして半導体基
板ｆｉｌのエツチングを所要の深さまで行い、この後５
．ホトレジスト膜（２）を除去すると、第１図（ｂ）の
ように凹５（３）が形成される。つづいて、この凹部を
絶縁材料で埋めるため、化学的気相成長法により、第１
図（Ｃ）に示すように、全面に絶縁膜（４）（例えば酸
化シリコン膜）を形成する。ついで、例えば、反応性イ
オンの直進性を利用したドライエツチング法、いわゆる
反応性イオンエツチング法により全面をエツチングし、
第１図釦のように、凹部（３）の外の絶縁膜（４）を除
去すると、凹部（３）の側面に残留絶縁膜（５）が残る
。このような残留絶縁膜（５）によって凹部（３）が埋
まらない場合には、第１図（ｅ）に示すように、さちに
、第２回目の絶縁膜（６）を形成しｔ後、再び全面をエ
ツチングする。
〜（ｆ）に工程順に示す基板の要部断面図のようにして
いた。まず、第１図（ａ）に示すように、半導体基板（
１１表面にホトレジスト膜（２）を形成し、通常のマス
クパターン転写工程を経て、ホトレジスト膜（２）のう
ち、所要の位置の部分を除去し開口部（２ａ）を形成す
る。このホトレジスト膜（２）ヲマスクとして半導体基
板ｆｉｌのエツチングを所要の深さまで行い、この後５
．ホトレジスト膜（２）を除去すると、第１図（ｂ）の
ように凹５（３）が形成される。つづいて、この凹部を
絶縁材料で埋めるため、化学的気相成長法により、第１
図（Ｃ）に示すように、全面に絶縁膜（４）（例えば酸
化シリコン膜）を形成する。ついで、例えば、反応性イ
オンの直進性を利用したドライエツチング法、いわゆる
反応性イオンエツチング法により全面をエツチングし、
第１図釦のように、凹部（３）の外の絶縁膜（４）を除
去すると、凹部（３）の側面に残留絶縁膜（５）が残る
。このような残留絶縁膜（５）によって凹部（３）が埋
まらない場合には、第１図（ｅ）に示すように、さちに
、第２回目の絶縁膜（６）を形成しｔ後、再び全面をエ
ツチングする。
この絶縁膜形成とエツチングを繰返すことにより、第１
図（ｆ）に示すように、埋込み絶縁層（７）で凹部（３
）を埋めることができる。
図（ｆ）に示すように、埋込み絶縁層（７）で凹部（３
）を埋めることができる。
しかしながら、上記従来の方法では、工程′が複雑で生
産性が低く、また、第１図（ｆ）に示すようへ４
埋込み絶縁層（″）内に空洞（８）を生じ・素子特性
を悪化させるおそれがあった。さらに、同一基板面内に
幅が種々の大きさの凹部が混在する場合、埋込み完了ま
での時間に差がでる。このため、幅の大きい凹部は幅の
小さい凹部より埋込みにくくなる。
産性が低く、また、第１図（ｆ）に示すようへ４
埋込み絶縁層（″）内に空洞（８）を生じ・素子特性
を悪化させるおそれがあった。さらに、同一基板面内に
幅が種々の大きさの凹部が混在する場合、埋込み完了ま
での時間に差がでる。このため、幅の大きい凹部は幅の
小さい凹部より埋込みにくくなる。
そのうえ、凹部の幅が極めて狭く、かつ、深さが幅に比
べてかなり大きい場合は、凹部内に膜形成を行うことが
困難となり、埋込みができないことがあった〇 〔発明の概要〕 この発明け、半導体基板とに薄膜を形成し、写真製版と
エツチング処理により薄膜を開口し連通ずる凹部を半導
体基板に形成し、この状態の全表面に粒状絶縁物質を付
着させ、表面の粒状絶縁物質を除去して凹部内に充てん
し、粒状絶縁物質を加熱溶融し凹部を埋めるようにして
いる。こｈにより、薄膜の厚さ分だけ凹部に粒状絶縁物
質の量が多く収容でき、粒状絶縁物質の充てんと溶融の
繰返し回数が少なくて早く埋めることができ、埋込みが
確実に施され、生産性が向上され、まｔ、同一平面にあ
る各凹部の大きさや形状が異なって 酬も一様に確
実に埋込むことができる、半導体装置の製造方法を提供
することを目的としている。
べてかなり大きい場合は、凹部内に膜形成を行うことが
困難となり、埋込みができないことがあった〇 〔発明の概要〕 この発明け、半導体基板とに薄膜を形成し、写真製版と
エツチング処理により薄膜を開口し連通ずる凹部を半導
体基板に形成し、この状態の全表面に粒状絶縁物質を付
着させ、表面の粒状絶縁物質を除去して凹部内に充てん
し、粒状絶縁物質を加熱溶融し凹部を埋めるようにして
いる。こｈにより、薄膜の厚さ分だけ凹部に粒状絶縁物
質の量が多く収容でき、粒状絶縁物質の充てんと溶融の
繰返し回数が少なくて早く埋めることができ、埋込みが
確実に施され、生産性が向上され、まｔ、同一平面にあ
る各凹部の大きさや形状が異なって 酬も一様に確
実に埋込むことができる、半導体装置の製造方法を提供
することを目的としている。
以下、この発明の一実施例による半導体装置の製造方法
を、第２図（ａ）〜（１）に工程順に示す基板の要部断
面図により説明する。まず、第２図（ａ）に示すように
、半導体基板ｆｌｌ 表面に薄膜（９）（例えば熱酸化
シリコン膜及びその上に多結晶シリコン膜）を形成する
。この薄膜（９）ハ後で形成される凹部（３）の基板（
１１表面よりある高さを保つためのもので、用済後のエ
ツチング除去の容易である材料を用いる。つづいて、第
２図（ｂ）のように、全面にホトレジスト膜（２）膜形
成し、通常のマスクパターン転写工程を経て、ホトレジ
スト膜（２）の所要の位置に開口部（２＆）を形成する
。
を、第２図（ａ）〜（１）に工程順に示す基板の要部断
面図により説明する。まず、第２図（ａ）に示すように
、半導体基板ｆｌｌ 表面に薄膜（９）（例えば熱酸化
シリコン膜及びその上に多結晶シリコン膜）を形成する
。この薄膜（９）ハ後で形成される凹部（３）の基板（
１１表面よりある高さを保つためのもので、用済後のエ
ツチング除去の容易である材料を用いる。つづいて、第
２図（ｂ）のように、全面にホトレジスト膜（２）膜形
成し、通常のマスクパターン転写工程を経て、ホトレジ
スト膜（２）の所要の位置に開口部（２＆）を形成する
。
このホトレジスト膜（２）ヲマスクとして、薄膜（９）
を例えばフレオン系ガスを用いたドライエツチング法に
よりエツチングし関口部（９ａ） （鎖線で示す）を形
成する。これらホトレジスト膜（２）と薄膜（９）とを
マスクとして半導体基板ｆｌ＋のエツチングを所要の深
さまで行い、後、ホトレジスト膜（２）を除去すると、
第２図（Ｑ）に示す状態で凹部（３）が形成される。
を例えばフレオン系ガスを用いたドライエツチング法に
よりエツチングし関口部（９ａ） （鎖線で示す）を形
成する。これらホトレジスト膜（２）と薄膜（９）とを
マスクとして半導体基板ｆｌ＋のエツチングを所要の深
さまで行い、後、ホトレジスト膜（２）を除去すると、
第２図（Ｑ）に示す状態で凹部（３）が形成される。
この後、第２図（＋１） Ｋ示すように、粒状絶縁物質
（１０） （例えは二酸化シリコン粉末）を全面に付着
させる。ついで、遠心分離法あるいけ空気吹付は法など
の方法により、薄膜（９）面の粒状絶縁物質（１０）を
除去して第２図（ｅ）のように、粒状絶縁物質を凹部（
３）のみに収まるようにする。つぎに９００℃以上で粒
状絶縁物質（ｌＯ）が溶融する程度に加熱さねた雰囲気
中に、半導体基板（１１を置くと、粒状絶縁物Ｉｔ ｆ
１０１場合、１回の付着及び溶融のみでは凹部（３）を
十分に埋込めないため、粒状絶縁物質（ｌＯ）の２回目
の全面付着及び表面の粒状絶縁物質（１０）を除去して
第２図（−のように凹部（３１ＶＣ収容し、溶融する工
程を繰返すことにより、第２図（ｈ）に示すように、凹
部（３）内金部を埋込み絶縁層（１２１で埋められる。
（１０） （例えは二酸化シリコン粉末）を全面に付着
させる。ついで、遠心分離法あるいけ空気吹付は法など
の方法により、薄膜（９）面の粒状絶縁物質（１０）を
除去して第２図（ｅ）のように、粒状絶縁物質を凹部（
３）のみに収まるようにする。つぎに９００℃以上で粒
状絶縁物質（ｌＯ）が溶融する程度に加熱さねた雰囲気
中に、半導体基板（１１を置くと、粒状絶縁物Ｉｔ ｆ
１０１場合、１回の付着及び溶融のみでは凹部（３）を
十分に埋込めないため、粒状絶縁物質（ｌＯ）の２回目
の全面付着及び表面の粒状絶縁物質（１０）を除去して
第２図（−のように凹部（３１ＶＣ収容し、溶融する工
程を繰返すことにより、第２図（ｈ）に示すように、凹
部（３）内金部を埋込み絶縁層（１２１で埋められる。
第２図（ｇ）のように、薄膜（９）の開口部（９ａ）に
より、凹部（３）の基板（１）表面より高い位置まで、
粒状絶縁物質を満たすことができ、第２図（ｈ）のよう
に、加ｉ＠により溶融しｔ後の埋込み絶縁層口２１の上
面を基板（，１１の表面にそろえることができる。こう
してから、第２図（１）のように、薄膜（９）を全面エ
ツチング除去して埋込み工程が完了する口 上記薄膜（９）の膜厚け、粒状絶縁物質（１０）の加熱
溶融による占有容積の減少割合によって決まるものであ
る。この割合をもとにし、凹部（３）内で溶融により形
成された埋込み絶縁層（１２１の上面が基板（１１表面
と同一高さになるための、粒状絶縁物質（１０）の所要
量が収容されるように、薄膜（９）の膜厚を設定してお
く。
より、凹部（３）の基板（１）表面より高い位置まで、
粒状絶縁物質を満たすことができ、第２図（ｈ）のよう
に、加ｉ＠により溶融しｔ後の埋込み絶縁層口２１の上
面を基板（，１１の表面にそろえることができる。こう
してから、第２図（１）のように、薄膜（９）を全面エ
ツチング除去して埋込み工程が完了する口 上記薄膜（９）の膜厚け、粒状絶縁物質（１０）の加熱
溶融による占有容積の減少割合によって決まるものであ
る。この割合をもとにし、凹部（３）内で溶融により形
成された埋込み絶縁層（１２１の上面が基板（１１表面
と同一高さになるための、粒状絶縁物質（１０）の所要
量が収容されるように、薄膜（９）の膜厚を設定してお
く。
なお、上記実施例では、粒状絶縁物質（ｌＯ）の付着は
、１回目と２回目以降との付着工程では同一の粒径のも
のを用いたが、２回目以降でけ粒径を順次小さくしても
よい。
、１回目と２回目以降との付着工程では同一の粒径のも
のを用いたが、２回目以降でけ粒径を順次小さくしても
よい。
また、上記実施例では粒状絶縁物質＋１０１が球状のも
のを示したが、これに限らず、立方体、八面体Ｉ
など多面体であってもよい・なぶまた、薄膜（９ンの
材料きしては、二酸化シリコンを用いてもよい。
のを示したが、これに限らず、立方体、八面体Ｉ
など多面体であってもよい・なぶまた、薄膜（９ンの
材料きしては、二酸化シリコンを用いてもよい。
以上のように、この発明の方法によれば、半導体基板上
に薄膜を形成し、写真製版とエツチングにより薄膜を開
口しこれと連通ずる凹部を半導体基板に形成し、この状
態の全表「に粒状絶縁物質を付着し、薄膜表面の粒状絶
縁物質を除去して凹部内に充てんし、粒状絶縁物質を加
熱により溶融し凹部を埋めるようにしたので、薄膜の開
口部により凹部に充てんする粒状絶縁物質の量が多く収
容でき、粒状絶縁物質の充てんと溶融の繰返し回数が少
なくてよく、埋込みが十分で確実にできる。
に薄膜を形成し、写真製版とエツチングにより薄膜を開
口しこれと連通ずる凹部を半導体基板に形成し、この状
態の全表「に粒状絶縁物質を付着し、薄膜表面の粒状絶
縁物質を除去して凹部内に充てんし、粒状絶縁物質を加
熱により溶融し凹部を埋めるようにしたので、薄膜の開
口部により凹部に充てんする粒状絶縁物質の量が多く収
容でき、粒状絶縁物質の充てんと溶融の繰返し回数が少
なくてよく、埋込みが十分で確実にできる。
また、工程が簡単になり生産性が向上され、同一平面に
ある凹部の大きさや形状が異なっても、一様に確実に埋
めることができる。
ある凹部の大きさや形状が異なっても、一様に確実に埋
めることができる。
第１図は従来の半導体装置の製造方法を工程順に示す基
板要部の断面図、第２図はこの発明の一実施例による半
導体装置の製造方法を、工程順に示 、貫す基板要
部の断固図である。 １・・・半導体基板、２・・・ホトレジスト膜、３・・
・凹部、９・・・薄膜、９ａ・・・開口部、１０・・・
粒状絶縁物質、１１・・・充てん絶縁膜、１２・・・埋
込み絶縁層なお、図中同一符号は同−又は相当部分を示
す。
板要部の断面図、第２図はこの発明の一実施例による半
導体装置の製造方法を、工程順に示 、貫す基板要
部の断固図である。 １・・・半導体基板、２・・・ホトレジスト膜、３・・
・凹部、９・・・薄膜、９ａ・・・開口部、１０・・・
粒状絶縁物質、１１・・・充てん絶縁膜、１２・・・埋
込み絶縁層なお、図中同一符号は同−又は相当部分を示
す。
Claims (4)
- （１）半導体基板の表面に薄膜を形成し、写真製版とエ
ッチング処理により、上記薄膜に開口部を形成しこれに
連通し上記半導体基板に凹部を形成し、上記薄膜の全表
面及び凹部に粒状絶縁物質を付着させ、薄膜面の粒状絶
縁物質を除去して上記凹部に充てんし、この充てんされ
た粒状絶縁物質を加熱溶融し凹部を埋めることを特徴と
する半導体装置の製造方法。 - （２）粒状絶縁物質は二酸化シリコン粉末からなる特許
請求の範囲第１項記載の半導体装置の製造方法。 - （３）薄膜は熱酸化シリコン膜とこの上面の多結晶シリ
コン膜とからなる特許請求の範囲第１項又は第２項記載
の半導体装置の製造方法。 - （４）薄膜は二酸化シリコンからなる特許請求の範囲第
１項又は第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129765A JPS618942A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129765A JPS618942A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618942A true JPS618942A (ja) | 1986-01-16 |
Family
ID=15017648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129765A Pending JPS618942A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618942A (ja) |
-
1984
- 1984-06-23 JP JP59129765A patent/JPS618942A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0423722B1 (en) | Method of making complete dielectric isolation structure in semiconductor integrated circuit | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPH0210575B2 (ja) | ||
| JPS6122631A (ja) | 半導体平坦化方法及びそれによつて製造された構成体 | |
| JP2769332B2 (ja) | 電気的にプログラム可能な集積回路の製法 | |
| US6841339B2 (en) | Silicon micro-mold and method for fabrication | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| US20060276040A1 (en) | Ion implanted microscale and nanoscale device method | |
| JPS61251154A (ja) | 半導体基板に絶縁体充填分離溝を形成する方法 | |
| JPS618942A (ja) | 半導体装置の製造方法 | |
| US5089443A (en) | Method of making a semiconductor heat sink | |
| JPS618941A (ja) | 半導体装置の製造方法 | |
| US20060115965A1 (en) | Ion implanted microscale and nanoscale device method | |
| JPS6083331A (ja) | 溝形成方法 | |
| JPS5929439A (ja) | 半導体装置の絶縁分離方法 | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPS5963739A (ja) | 半導体装置の絶縁分離方法 | |
| JPS6035825B2 (ja) | 半導体装置の製造方法 | |
| JPH01125924A (ja) | 誘電体分離基板の製造方法 | |
| JPH04324955A (ja) | 半導体装置の製造方法 | |
| JPS59181648A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPS6252934A (ja) | 選択マスク形成法 | |
| JPS6410096B2 (ja) |