JPS6190442A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6190442A JPS6190442A JP59212106A JP21210684A JPS6190442A JP S6190442 A JPS6190442 A JP S6190442A JP 59212106 A JP59212106 A JP 59212106A JP 21210684 A JP21210684 A JP 21210684A JP S6190442 A JPS6190442 A JP S6190442A
- Authority
- JP
- Japan
- Prior art keywords
- silicate glass
- boron
- oxide film
- film
- boron silicate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は溝構造を有する半導体装置の構造及びその製造
方法に関し、特に溝の埋設表面が平担でかつボロン珪酸
ガラスで構成されている溝分離構造及びその構造を簡便
に再現性良く形成することの出来る製造方法に関する。
方法に関し、特に溝の埋設表面が平担でかつボロン珪酸
ガラスで構成されている溝分離構造及びその構造を簡便
に再現性良く形成することの出来る製造方法に関する。
従来、溝分離構造において溝を埋設した表面を平担に加
工することは非常に困難であシ、また工程的にも複雑で
、かつ再現性に欠ける面があった。
工することは非常に困難であシ、また工程的にも複雑で
、かつ再現性に欠ける面があった。
このため溝分離部分に凹部が発生し易く、微細多層配線
構造をその上に形成する際の大きな障害となっていた。
構造をその上に形成する際の大きな障害となっていた。
そこで従来例えば溝部分の埋設をポリシリコンにて行い
、さらにその表面に充分に厚いポリシリコンとほぼ同じ
エツチングレートのフォトレジスト膜を塗布し、フォト
レジスト膜およびポリシリコンをドライエツチングを行
うことによって平担化を計っている。
、さらにその表面に充分に厚いポリシリコンとほぼ同じ
エツチングレートのフォトレジスト膜を塗布し、フォト
レジスト膜およびポリシリコンをドライエツチングを行
うことによって平担化を計っている。
第６図、第７図は従来例に係る半導体装置の構造および
製造方法の説明図である。まず第６図に示すようにシリ
コン基板１の主面に選択的に１μｍ幅で深さ５ＲｎＯ＃
ｌを異方性ドライエツチングによシ形成する。その後ク
リコン表面に熱酸化膜２を４ｏｏｏＬ′の厚さで形成す
る。次にポリシリコン膜３を１．７μｍ の膜厚で設け
た後フォトレジスト膜４を１．８μｍ Ｏｊｌ［厚で設
けると、表面がほぼ平担になる。フォトレジストの熱処
理後第７図に示すようにアルゴンによるスパッタエツチ
ングを行い、ポリシリコン膜のみを溝内部に残存させる
。しかし従来例による方法によれば、スパッタエツチン
グ時間が非常に長く処理効率が低いとともに、表面の平
担性の再現性も充分なものではなかった。
製造方法の説明図である。まず第６図に示すようにシリ
コン基板１の主面に選択的に１μｍ幅で深さ５ＲｎＯ＃
ｌを異方性ドライエツチングによシ形成する。その後ク
リコン表面に熱酸化膜２を４ｏｏｏＬ′の厚さで形成す
る。次にポリシリコン膜３を１．７μｍ の膜厚で設け
た後フォトレジスト膜４を１．８μｍ Ｏｊｌ［厚で設
けると、表面がほぼ平担になる。フォトレジストの熱処
理後第７図に示すようにアルゴンによるスパッタエツチ
ングを行い、ポリシリコン膜のみを溝内部に残存させる
。しかし従来例による方法によれば、スパッタエツチン
グ時間が非常に長く処理効率が低いとともに、表面の平
担性の再現性も充分なものではなかった。
セらに溝部分の埋設がポリシリコンである場合、溝分離
された両側の素子領域間の容量がかなり大きいので素子
動作に悪影響を与えるという問題がある。またホットキ
ャリアの注入による分離特性の劣化も重大な問題である
。このため溝の埋設は絶縁物で全て行うのが理想的であ
るが、例えば３μｍ以上の深さを有する溝を内部に“す
”が発生しないで、かつ表面を平担に埋設することは従
来例によれば極めて困難なことであった０〔発明が解決
しようとする問題点〕 本発明の目的は以上のような従来の溝分離構造及び製造
方法の欠点を除去し、素子間容量が極めて少なく、ホッ
トキャリア注入の問題が生じない、かつ表面が平担な絶
縁物埋設の溝分離構造を有する半導体装置および極めて
簡便で再現性良いこの半導体装置の製造方法を提供する
ことにある。
された両側の素子領域間の容量がかなり大きいので素子
動作に悪影響を与えるという問題がある。またホットキ
ャリアの注入による分離特性の劣化も重大な問題である
。このため溝の埋設は絶縁物で全て行うのが理想的であ
るが、例えば３μｍ以上の深さを有する溝を内部に“す
”が発生しないで、かつ表面を平担に埋設することは従
来例によれば極めて困難なことであった０〔発明が解決
しようとする問題点〕 本発明の目的は以上のような従来の溝分離構造及び製造
方法の欠点を除去し、素子間容量が極めて少なく、ホッ
トキャリア注入の問題が生じない、かつ表面が平担な絶
縁物埋設の溝分離構造を有する半導体装置および極めて
簡便で再現性良いこの半導体装置の製造方法を提供する
ことにある。
本発明に係る半導体装置は、シリコン基板に設けられた
溝の側面及び底面に熱酸化膜が形成され、さらに溝の内
部に溝表面部分までほぼ平担〈ボロン珪酸ガラスが埋設
されている牛とを特徴とする。
溝の側面及び底面に熱酸化膜が形成され、さらに溝の内
部に溝表面部分までほぼ平担〈ボロン珪酸ガラスが埋設
されている牛とを特徴とする。
また本発明に係る半導体装置の製造方法は、ボロン珪酸
ガラスとノンドープ酸化膜とで弗酸系水容液でのエツチ
ング速度が約１０倍以上異なることを利用することＫよ
り、埋設したボロン珪酸ガラスを自己整合的に平担化す
ることを特徴とする０〔実施例〕 以下図面を参照して本発明の詳細な説明する０第１〜５
図は本発明の実施例に係る半導体装置およびその製造方
法を説明するための図である。
ガラスとノンドープ酸化膜とで弗酸系水容液でのエツチ
ング速度が約１０倍以上異なることを利用することＫよ
り、埋設したボロン珪酸ガラスを自己整合的に平担化す
ることを特徴とする０〔実施例〕 以下図面を参照して本発明の詳細な説明する０第１〜５
図は本発明の実施例に係る半導体装置およびその製造方
法を説明するための図である。
まず第１図に示すようにシリコン基板１０に選択的に１
μｍ幅で深さ５μｍの溝を異方性ドライエツチングによ
シ形成する０その後シリコン表面に３０００スの熱酸化
膜を設けた上に１ｏｏｏＸの気相成長シリコン窒化膜を
形成した２層絶縁膜１１を設ける０次に気相成長ボロン
珪酸ガラス１２を３００ＯＡの厚さで形成する。
μｍ幅で深さ５μｍの溝を異方性ドライエツチングによ
シ形成する０その後シリコン表面に３０００スの熱酸化
膜を設けた上に１ｏｏｏＸの気相成長シリコン窒化膜を
形成した２層絶縁膜１１を設ける０次に気相成長ボロン
珪酸ガラス１２を３００ＯＡの厚さで形成する。
次に第２図に示すように、異方性ドライエツチングによ
シ溝の側面部にのみボロン珪酸ガラス１２を残存させる
（第２図）。次に気相成長二酸化シリコン膜１３を１μ
ｍの厚さで形成する（第３図）。
シ溝の側面部にのみボロン珪酸ガラス１２を残存させる
（第２図）。次に気相成長二酸化シリコン膜１３を１μ
ｍの厚さで形成する（第３図）。
次に１０００℃・６０分の熱処理を施すとボロン珪酸ガ
ラス中のボロンが二酸化シリコン中へ拡散し、ボロン拡
散領域１３を新たにボロン珪酸ガラス化する（第４図）
０次に稀弗酸水容液にて二酸化シリコンをエツチングす
ると、新たにボロン珪酸ガラス化され九領斌１３の表面
及び２層絶縁膜１１の表面にあるシリコン皇化膜表面に
より自己整合的にその表面がほぼ平°担になる（第５図
）。またこの時の稀弗酸によるエツチング時間は、二酸
化シリコンのエツチング速度に比ベボロン珪酸ガラスの
それが１桁以上小さいこと、およびシリコン窒化膜はエ
ツチングされないことから充分余裕をもった長さで行う
ことができ、従って表面の平担化の再現性がよい。
ラス中のボロンが二酸化シリコン中へ拡散し、ボロン拡
散領域１３を新たにボロン珪酸ガラス化する（第４図）
０次に稀弗酸水容液にて二酸化シリコンをエツチングす
ると、新たにボロン珪酸ガラス化され九領斌１３の表面
及び２層絶縁膜１１の表面にあるシリコン皇化膜表面に
より自己整合的にその表面がほぼ平°担になる（第５図
）。またこの時の稀弗酸によるエツチング時間は、二酸
化シリコンのエツチング速度に比ベボロン珪酸ガラスの
それが１桁以上小さいこと、およびシリコン窒化膜はエ
ツチングされないことから充分余裕をもった長さで行う
ことができ、従って表面の平担化の再現性がよい。
以上説明したように、本発明に係る半導体装Ｕによれば
溝部分が絶縁物で埋設され、かつ表口がほぼ平担である
から、微細多層配線構造が信頼性良く得ることができる
。従って高信頼性かつ高集積度の半導体装置が得られる
。また本発明に係る半導体装置の製造方法によれば溝部
分が絶縁物で埋設され、かつ表面がほぼ平担な絶縁物分
離清構造が極めて簡便に、かつ再現性良く得られるので
、半導体装置の高信頼度化・高集積化および処理の高効
率化を図ることができる。
溝部分が絶縁物で埋設され、かつ表口がほぼ平担である
から、微細多層配線構造が信頼性良く得ることができる
。従って高信頼性かつ高集積度の半導体装置が得られる
。また本発明に係る半導体装置の製造方法によれば溝部
分が絶縁物で埋設され、かつ表面がほぼ平担な絶縁物分
離清構造が極めて簡便に、かつ再現性良く得られるので
、半導体装置の高信頼度化・高集積化および処理の高効
率化を図ることができる。
第１図〜第５図は本発明の実施例に係る半導体装置およ
びその製造方法を説明するための図であり、第６図と第
７図は従来例に係る半導体装置およびその製造方法を説
明するための図である。 １．１０・・・シリコン基板、２・・・絶縁膜、３・・
・ポリシリコン膜、 ４・・・フォトレジスト膜、１１
・・・２層絶縁膜、 １２・・・ボロン珪酸ガラス、 １３・・・二酸化シリコン膜、 １３・・・ボロン珪酸ガラス化した二酸化シリコン膜０ ＩＥＩ図 で 第２図 第 ３ 図 １で 第４図 １３′ 第 ５ 図
びその製造方法を説明するための図であり、第６図と第
７図は従来例に係る半導体装置およびその製造方法を説
明するための図である。 １．１０・・・シリコン基板、２・・・絶縁膜、３・・
・ポリシリコン膜、 ４・・・フォトレジスト膜、１１
・・・２層絶縁膜、 １２・・・ボロン珪酸ガラス、 １３・・・二酸化シリコン膜、 １３・・・ボロン珪酸ガラス化した二酸化シリコン膜０ ＩＥＩ図 で 第２図 第 ３ 図 １で 第４図 １３′ 第 ５ 図
Claims (3)
- （１）絶縁分離溝構造を有する半導体装置において、シ
リコン基板に設けられた溝の側面及び底面に熱酸化膜が
形成され、さらに溝の内部に溝表面部分までほぼ平担に
ボロン珪酸ガラスが埋設されていることを特徴とする半
導体装置。 - （２）特許請求の範囲第１項において、前記熱酸化膜の
表面上にシリコン窒化膜が形成されていることを特徴と
する半導体装置。 - （３）シリコン基板主面に選択的に溝を設ける工程と、 シリコン基板主面に絶縁膜を設ける工程と、該絶縁膜表
面に気相成長ボロン珪酸ガラスを設ける工程と、 異方性ドライエッチングにより溝の側壁部のみに前記ボ
ロン珪酸ガラスを残す工程と、 ノンドープの気相成長酸化膜を被着する工程と、 熱処理を施して前記ボロン珪酸ガラスから前記ノンドー
プ気相成長酸化膜へボロンを拡散する工程と、 弗酸水溶液にて前記ノンドープ気相成長酸化膜部分のボ
ロン非拡散領域を選択的にエッチング除去する工程を含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212106A JPS6190442A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59212106A JPS6190442A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190442A true JPS6190442A (ja) | 1986-05-08 |
Family
ID=16616976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59212106A Pending JPS6190442A (ja) | 1984-10-09 | 1984-10-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190442A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791538A (en) * | 1980-11-29 | 1982-06-07 | Toshiba Corp | Manufacture of semiconductor device |
| JPS58220445A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 半導体集積回路の製造方法 |
| JPS59106133A (ja) * | 1982-12-09 | 1984-06-19 | Nec Corp | 集積回路装置 |
-
1984
- 1984-10-09 JP JP59212106A patent/JPS6190442A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791538A (en) * | 1980-11-29 | 1982-06-07 | Toshiba Corp | Manufacture of semiconductor device |
| JPS58220445A (ja) * | 1982-06-16 | 1983-12-22 | Toshiba Corp | 半導体集積回路の製造方法 |
| JPS59106133A (ja) * | 1982-12-09 | 1984-06-19 | Nec Corp | 集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| JPH0779133B2 (ja) | 半導体装置の製造方法 | |
| JPH01106466A (ja) | 半導体装置の製造方法 | |
| JP2624186B2 (ja) | 貼り合わせシリコン基板の製造方法 | |
| JP2553702B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6190442A (ja) | 半導体装置及びその製造方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| JPH0974132A (ja) | 半導体装置の製造方法 | |
| JPH03270254A (ja) | 半導体装置の製造方法 | |
| JP2820465B2 (ja) | 半導体装置の製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| CN101471249A (zh) | 半导体装置的制造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| JPS61112343A (ja) | 半導体装置の製造方法 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPH03250750A (ja) | Ｓｏｉ基板と半導体装置及びその製造方法 | |
| JPS61229339A (ja) | 半導体装置 | |
| JPS6161435A (ja) | 半導体装置の製造方法 | |
| JPH02135756A (ja) | トレンチアイソレーションを有する半導体装置の製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPS60753A (ja) | 半導体装置の製造方法 |