JPS6195596A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS6195596A JPS6195596A JP59216148A JP21614884A JPS6195596A JP S6195596 A JPS6195596 A JP S6195596A JP 59216148 A JP59216148 A JP 59216148A JP 21614884 A JP21614884 A JP 21614884A JP S6195596 A JPS6195596 A JP S6195596A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- multilayer wiring
- wiring board
- film
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は多層配線基板に関し、詳しくは、当該基板の多
層配線技術に関する。
層配線技術に関する。
半導体集積回路装置において、高密度集積化の要求が強
まるにつれ、これに対応すべく多層配線技術が必要にな
ってくる。
まるにつれ、これに対応すべく多層配線技術が必要にな
ってくる。
多層配線基板は、一般に、基板上に導体配線とこれら導
体配線間の絶縁を得るための層間絶縁膜とを順次に重ね
て複数の層を形成して成り、眉間絶縁膜(層)IC孔設
されたスルホールに金属を埋込みする等の方法により導
体層(スルホール配線)を形成し、これにより上下の各
導体配線を接続して成る。
体配線間の絶縁を得るための層間絶縁膜とを順次に重ね
て複数の層を形成して成り、眉間絶縁膜(層)IC孔設
されたスルホールに金属を埋込みする等の方法により導
体層(スルホール配線)を形成し、これにより上下の各
導体配線を接続して成る。
かかる多層配線基板において、層間絶縁膜として、ガラ
ス材料例えば硼ケイ酸系の結晶化ガラス(融点700〜
1000℃)を用い、これを焼成し、かつ、多層配線を
Cu系の導体配線とした場合、Cr/Cu/Crの組合
せより成る多層金属膜やTi/Cu/Tiの組合せより
成る多層金属膜等が考えられる。これらは、本発明者の
検討(よれば、前者はガラスとの密着強度が弱く、眉間
絶R膜と導体配線との接合に問題を生じ、一方、後者は
TiのCuへの拡散等圧基因してガラス焼成時の熱層歴
で配線抵抗が増大するという問題を生じる。
ス材料例えば硼ケイ酸系の結晶化ガラス(融点700〜
1000℃)を用い、これを焼成し、かつ、多層配線を
Cu系の導体配線とした場合、Cr/Cu/Crの組合
せより成る多層金属膜やTi/Cu/Tiの組合せより
成る多層金属膜等が考えられる。これらは、本発明者の
検討(よれば、前者はガラスとの密着強度が弱く、眉間
絶R膜と導体配線との接合に問題を生じ、一方、後者は
TiのCuへの拡散等圧基因してガラス焼成時の熱層歴
で配線抵抗が増大するという問題を生じる。
なお、最近の多層配線基板に関する技術は、工業調査会
発行、電子材料、1981年5月号、P54〜に紹介さ
れている。
発行、電子材料、1981年5月号、P54〜に紹介さ
れている。
本発明は層間絶縁膜と導体配線との接合強度が大で、両
者の間に剥離を生じることを防止し、かつ高温処理での
配線抵抗の増大の問題を回避した多層配線基板を提供す
ることを目的としたものである。
者の間に剥離を生じることを防止し、かつ高温処理での
配線抵抗の増大の問題を回避した多層配線基板を提供す
ることを目的としたものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、導体配線をTi/Cu/Tiより成る多層金
属膜により形成し、かつ、当該Ti膜厚を特定範囲とす
ることにより、眉間絶縁膜と導体配線との接合強度が大
で、剥離を生じることがなく、高温処理での配線抵抗の
増加を抑えるものである。
属膜により形成し、かつ、当該Ti膜厚を特定範囲とす
ることにより、眉間絶縁膜と導体配線との接合強度が大
で、剥離を生じることがなく、高温処理での配線抵抗の
増加を抑えるものである。
次に、本発明の実施例を図面により説明する。
第1図は、本発明の実施例を示す要部断面図で、第1図
にて、1は基板で、例えば特開昭57−2591号公報
に記載されている少量のべIJ IJウムを含む炭化硅
素の焼結体(SiC)により構成される。
にて、1は基板で、例えば特開昭57−2591号公報
に記載されている少量のべIJ IJウムを含む炭化硅
素の焼結体(SiC)により構成される。
基板1は四角形状罠形成され、当該基板1に、導体配線
2が複数パターンニングされている。
2が複数パターンニングされている。
導体配線2は、第1図では、その詳細についての図示が
省略されているが、中間層をCu層とし、その上層及び
下層をTi層とする三層構造の多層金属膜より成ってい
る。この導体配線2の形成は、例えば当該多層金属膜を
構成するTi、Cu、Tiを順次金属蒸着法により基板
1上に蒸着することにより形成することができる。
省略されているが、中間層をCu層とし、その上層及び
下層をTi層とする三層構造の多層金属膜より成ってい
る。この導体配線2の形成は、例えば当該多層金属膜を
構成するTi、Cu、Tiを順次金属蒸着法により基板
1上に蒸着することにより形成することができる。
第1図にて、3は第2層の導体配線回路を形成する導体
配線で、4は最上層の導体配線を示し、これらは導体配
線2と同様に構成される。これら導体配線2,3及び4
を絶縁するために、層間絶縁膜5を形成する。
配線で、4は最上層の導体配線を示し、これらは導体配
線2と同様に構成される。これら導体配線2,3及び4
を絶縁するために、層間絶縁膜5を形成する。
この層間絶縁膜5は、例えば、硼ケイ酸系の焼成結晶化
ガラス(融点700〜1000℃)により構成され、導
体配線2上部を被覆して、当該ガラスを加熱炉圧より溶
融温度で加熱溶融し、焼成して形成する。
ガラス(融点700〜1000℃)により構成され、導
体配線2上部を被覆して、当該ガラスを加熱炉圧より溶
融温度で加熱溶融し、焼成して形成する。
第1図では2層構造の多層配線構造を示したが、導体配
線2と層間絶縁膜5とを順次積み重ねて、2層以上の多
層配線構造と成してもよいことはもちろんである。
線2と層間絶縁膜5とを順次積み重ねて、2層以上の多
層配線構造と成してもよいことはもちろんである。
第1回圧で、6は上下の導体配線を接続するスルーホー
ル配線であり、例えば層間絶縁膜5にスルーホールを形
成し、金属を蒸着することにより形成することができる
。その他、本発明の多層基板の形成には、1980年1
月15日■工業調査会発行の「IC化実装技術」第37
〜66頁記載の薄膜形成技術を用いることができる。
ル配線であり、例えば層間絶縁膜5にスルーホールを形
成し、金属を蒸着することにより形成することができる
。その他、本発明の多層基板の形成には、1980年1
月15日■工業調査会発行の「IC化実装技術」第37
〜66頁記載の薄膜形成技術を用いることができる。
本発明導体配線において、多層金属膜を構成する上下層
のTi膜厚は500A〜1500Aであることが必要で
ある。このT1膜厚が500A未満であるときには層間
絶縁膜5や基板1との密着強度が劣り、また、膜形成も
難しい。一方、1500^を越えるときには配線抵抗値
が犬となり、かつ密着強度が劣ることになる。眉間絶縁
膜はこれに比して厚く形成される。
のTi膜厚は500A〜1500Aであることが必要で
ある。このT1膜厚が500A未満であるときには層間
絶縁膜5や基板1との密着強度が劣り、また、膜形成も
難しい。一方、1500^を越えるときには配線抵抗値
が犬となり、かつ密着強度が劣ることになる。眉間絶縁
膜はこれに比して厚く形成される。
次に、第2図及び第3図により、本発明の薄膜多層配線
基板を用いた半導体装置の実施の一例を説明する。
基板を用いた半導体装置の実施の一例を説明する。
第2図は、上記のようにして得られた多層配線基板に半
導体素子(半導体チップ)をマルチに搭載し、当該基板
に設けられたワイヤポンディングパッドと、この多層配
線基板を搭載しているマザーボードに設けられたリード
フレームとを、コネクタワイヤにより接続して成るコン
ピュータ用マルチチップモジュールの斜視図で、第3図
はノ(ンプを有する半導体チップを前記多層配線基板の
導体配線上部に固着している断面図を示す。
導体素子(半導体チップ)をマルチに搭載し、当該基板
に設けられたワイヤポンディングパッドと、この多層配
線基板を搭載しているマザーボードに設けられたリード
フレームとを、コネクタワイヤにより接続して成るコン
ピュータ用マルチチップモジュールの斜視図で、第3図
はノ(ンプを有する半導体チップを前記多層配線基板の
導体配線上部に固着している断面図を示す。
これら図にて、7は本発明多層配線基板、8は半導体チ
ップ、9はワイヤポンディングパッド、10はマザーボ
ード、11はリードフレーム、121半田バンプ、13
はTi膜(上Wl)、14はCu膜(中間層)、15は
Ti膜(下層)、16はコネクタワイヤである。
ップ、9はワイヤポンディングパッド、10はマザーボ
ード、11はリードフレーム、121半田バンプ、13
はTi膜(上Wl)、14はCu膜(中間層)、15は
Ti膜(下層)、16はコネクタワイヤである。
尚、これら図と、第1図と共通する符号は、同様の機能
、構成を示すので、その説明を省略する。
、構成を示すので、その説明を省略する。
上記において、半導体チップ8は、例えば、シリコン単
結晶基板から成る。周知の技術によっ℃、この半導体チ
ップ内には多数の回路素子が形成され、一つの回路機能
を与えている。回路素子は、例えば、絶縁ゲート型電界
効果トランジスタ(MOS)ランジスタ)から成り、こ
れらの回路素子によっ工例えば論理回路およびメモリの
回路機能が形成されている。
結晶基板から成る。周知の技術によっ℃、この半導体チ
ップ内には多数の回路素子が形成され、一つの回路機能
を与えている。回路素子は、例えば、絶縁ゲート型電界
効果トランジスタ(MOS)ランジスタ)から成り、こ
れらの回路素子によっ工例えば論理回路およびメモリの
回路機能が形成されている。
ワイヤポンディングパッド9は、例えばkt金金属より
構成される。
構成される。
−rブザーード10は例えばSi基板により構成される
。
。
リードフレーム11は例えばコーパル合金により構成さ
れる。
れる。
コネクタワイヤ16は、例えばAt線により構成される
。
。
第3図に示すように、半導体チップ8は、半田バンブ1
2を溶融させ、フリップチップにより多層配線基板7の
最上層導体配線4に取付けられる。
2を溶融させ、フリップチップにより多層配線基板7の
最上層導体配線4に取付けられる。
尚第2図ではその図示が省略されているが、封止材料を
用いてキャップを取付封止し、半導体装置と成す。
用いてキャップを取付封止し、半導体装置と成す。
(1) 導体配線をTi/Cu/Tiで形成し、かつ
Ti膜厚を500〜1500Aの範囲内のものとしたの
で、層間絶縁膜特にガラス材料より成る絶縁膜との接合
強度の犬なる多層配線基板が得られた。
Ti膜厚を500〜1500Aの範囲内のものとしたの
で、層間絶縁膜特にガラス材料より成る絶縁膜との接合
強度の犬なる多層配線基板が得られた。
(2)また、(1)と同様の理由から、高温処理での配
線抵抗の増加を抑制することができた。
線抵抗の増加を抑制することができた。
(3)層間絶縁膜と導体配線との接合強度が犬で、配線
抵抗の小さい、Cu系配線を可能とし、高信頼度のマツ
チチップモジュールが可能となった。
抵抗の小さい、Cu系配線を可能とし、高信頼度のマツ
チチップモジュールが可能となった。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である薄膜多層配線基板に
適用した場合について説明したが、これに限定されるも
のではなく、プリント基板の多層配線技術に適用するこ
ともできる。
をその背景となった利用分野である薄膜多層配線基板に
適用した場合について説明したが、これに限定されるも
のではなく、プリント基板の多層配線技術に適用するこ
ともできる。
第1図は本発明の実施例を示す要部断面図、第2図は本
発明の多層配線基板を用いた半導体装置の一例を示す斜
視図、 第3図は第2図に示す装置の要部断面図である。 1・・・基板、2・・・導体配線、3・・・導体配線、
4・・・導体配線、5・・・層間絶縁膜、6・・・スル
ーホール配線、7・・・多層配線基板、8・・・半導体
チップ、9・・・ワイヤポンディングパッド、10・・
・マザーボード、11・・・リードフレーム、12・・
・半田バンブ、13・・・Ti膜、14・・・Cu膜、
15・・・Ti膜、16・・・第 1 図 第 2 図
発明の多層配線基板を用いた半導体装置の一例を示す斜
視図、 第3図は第2図に示す装置の要部断面図である。 1・・・基板、2・・・導体配線、3・・・導体配線、
4・・・導体配線、5・・・層間絶縁膜、6・・・スル
ーホール配線、7・・・多層配線基板、8・・・半導体
チップ、9・・・ワイヤポンディングパッド、10・・
・マザーボード、11・・・リードフレーム、12・・
・半田バンブ、13・・・Ti膜、14・・・Cu膜、
15・・・Ti膜、16・・・第 1 図 第 2 図
Claims (1)
- 【特許請求の範囲】 1、層間絶縁膜を介して多層に配設された各導体配線を
スルホール配線により接続して成る多層配線基板におい
て、前記各導体配線をTi−Cu−Tiより成る多層金
属膜により形成し、かつ、当該上下Ti膜厚をそれぞれ
500Å〜1500Åとしたことを特徴とする多層配線
基板。 2、層間絶縁膜が、ガラス材料より成る、特許請求の範
囲第1項記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216148A JPS6195596A (ja) | 1984-10-17 | 1984-10-17 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216148A JPS6195596A (ja) | 1984-10-17 | 1984-10-17 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195596A true JPS6195596A (ja) | 1986-05-14 |
Family
ID=16684028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216148A Pending JPS6195596A (ja) | 1984-10-17 | 1984-10-17 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195596A (ja) |
-
1984
- 1984-10-17 JP JP59216148A patent/JPS6195596A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355213B2 (ja) | ||
| JP2002170826A5 (ja) | ||
| JP2003332508A5 (ja) | ||
| JPH01258457A (ja) | 半導体集積回路の実装構造およびその製造方法 | |
| JPS6195596A (ja) | 多層配線基板 | |
| JP2682307B2 (ja) | 半導体集積回路の実装方法 | |
| JP2003007908A (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JPH0554697B2 (ja) | ||
| JPH05211256A (ja) | 半導体装置 | |
| JPH0286159A (ja) | 半導体装置 | |
| JPS6079763A (ja) | 半導体装置 | |
| JPH0214527A (ja) | Mos型半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS63136537A (ja) | 半導体用テ−プ状リ−ド | |
| JPH0462176B2 (ja) | ||
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPS613497A (ja) | 異種複合プリント板の電気接続構造 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPS5821430B2 (ja) | 半導体装置の製造方法 | |
| JPH04159767A (ja) | 混成集積回路 | |
| JPH07249727A (ja) | 半導体装置 | |
| JP2673988B2 (ja) | 接合用ペレット | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 |