JPH0214527A - Mos型半導体装置 - Google Patents
Mos型半導体装置Info
- Publication number
- JPH0214527A JPH0214527A JP63285062A JP28506288A JPH0214527A JP H0214527 A JPH0214527 A JP H0214527A JP 63285062 A JP63285062 A JP 63285062A JP 28506288 A JP28506288 A JP 28506288A JP H0214527 A JPH0214527 A JP H0214527A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- active element
- insulating film
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関して、特にチップサイズの縮小
、集積度の向上が可能なバンドの構造を提案するもので
ある。
、集積度の向上が可能なバンドの構造を提案するもので
ある。
従来の集積回路におけるパッドの構造を第1図に示す。
同図において、斜線部1は能動素子領域、2はバンド部
を示す。この構造では、チップ内に能動素子領域とパッ
ド部が必要な為、チップサイズの縮小ができないという
欠点がある。また、層内部配線の場合には、パッド部ま
で信号を引き出してくる配線面積が高集積化のさまたげ
となる。
を示す。この構造では、チップ内に能動素子領域とパッ
ド部が必要な為、チップサイズの縮小ができないという
欠点がある。また、層内部配線の場合には、パッド部ま
で信号を引き出してくる配線面積が高集積化のさまたげ
となる。
また、パッド部の下の絶縁膜を厚くできない為、大きな
パッド容量が付き、速度が遅い、消費電流が増える等の
欠点が有る。
パッド容量が付き、速度が遅い、消費電流が増える等の
欠点が有る。
本発明は、このような従来の装置の有する諸欠点を解決
し、よりチップサイズの縮小、高密度化が可能な半導体
装置を得ることを目的とし、その構造及びその製造方法
に新規な手段を提案するものである。
し、よりチップサイズの縮小、高密度化が可能な半導体
装置を得ることを目的とし、その構造及びその製造方法
に新規な手段を提案するものである。
本発明では、能動領域の上に絶縁層を設:する工程、そ
の絶縁層の所望な箇所にスルーホールを設ける工程、能
動素子領域の上にパッド部を形成する工程からなる半導
体装置を提案する。
の絶縁層の所望な箇所にスルーホールを設ける工程、能
動素子領域の上にパッド部を形成する工程からなる半導
体装置を提案する。
本発明の構造を第2図に示す。斜線3は能動素子領域、
4はパッド部を示す。この構造の断面図を第3図に示す
。同図は例としてP型MOSトランジスタの上にパッド
部を設けた構造を示す。同図において5は半導体基板、
6はソース、ドレイン、7はゲート酸化膜、8は絶縁膜
、例えば二酸化硅素被膜、9はゲート金属、例えばアル
ミニウム、モリブデン、多結晶シリコン等が適用され得
る。10は層間絶縁膜であり例えば、二酸化硅素、リン
シリケートガラス、ポリイミド系樹脂、窒化硅素等が適
用され得る。11はパッド葉配線金属であり例えばアル
ミニウム、モリブデン多結晶シリコン、クロム等が適用
され得る。12はパッシヘーション被膜である。
4はパッド部を示す。この構造の断面図を第3図に示す
。同図は例としてP型MOSトランジスタの上にパッド
部を設けた構造を示す。同図において5は半導体基板、
6はソース、ドレイン、7はゲート酸化膜、8は絶縁膜
、例えば二酸化硅素被膜、9はゲート金属、例えばアル
ミニウム、モリブデン、多結晶シリコン等が適用され得
る。10は層間絶縁膜であり例えば、二酸化硅素、リン
シリケートガラス、ポリイミド系樹脂、窒化硅素等が適
用され得る。11はパッド葉配線金属であり例えばアル
ミニウム、モリブデン多結晶シリコン、クロム等が適用
され得る。12はパッシヘーション被膜である。
以上の構造は層間絶縁膜10の材質及び厚さによっては
、集積回路の機能試験または外部とのボンディング時に
加わる外圧により能動素子の信頼性がそこなわれること
もある。これをさけるため第4図のように11のパッド
金属上に突起電極13を設は外圧を、援和し得る構造に
することも可能である。例えば金ハンプ、ハンダバンプ
等が適用され得る。
、集積回路の機能試験または外部とのボンディング時に
加わる外圧により能動素子の信頼性がそこなわれること
もある。これをさけるため第4図のように11のパッド
金属上に突起電極13を設は外圧を、援和し得る構造に
することも可能である。例えば金ハンプ、ハンダバンプ
等が適用され得る。
このような発明によれば、次のような効果が発揮される
。
。
まずパッド部を能動素子領域上に形成できるためチップ
サイズが縮小できる。また集積回路内の所望な信号線を
適当な場所にパッド部として取り出せるため、配線部分
が減少し集積度の向上できる、また回路試験や外部との
接続が容易にできる。
サイズが縮小できる。また集積回路内の所望な信号線を
適当な場所にパッド部として取り出せるため、配線部分
が減少し集積度の向上できる、また回路試験や外部との
接続が容易にできる。
さらに、パッド下の絶縁膜を厚くできるため、パッド容
量が減少でき、高速化、低消費電力化にも寄与できる。
量が減少でき、高速化、低消費電力化にも寄与できる。
第1図は従来の半導体装置の構造図。
第2図は本発明による半導体装置の構造図。
第3図、第4図本発明による半導体装置の構造を示す断
面図である。 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上柳雅誉 他1名 第 図 第2 図 第3図 54図
面図である。 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上柳雅誉 他1名 第 図 第2 図 第3図 54図
Claims (1)
- 半導体基板上に製造された集積回路の上に、さらに層間
絶縁膜を設け、配線金属を多層化し、多層目の配線金属
で外部接続端子部(バット部)を形成、能動素子領域上
にボンディングパッド部を設けることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285062A JPH0214527A (ja) | 1988-11-11 | 1988-11-11 | Mos型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285062A JPH0214527A (ja) | 1988-11-11 | 1988-11-11 | Mos型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55163567A Division JPS5787145A (en) | 1980-11-20 | 1980-11-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0214527A true JPH0214527A (ja) | 1990-01-18 |
| JPH0474858B2 JPH0474858B2 (ja) | 1992-11-27 |
Family
ID=17686667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285062A Granted JPH0214527A (ja) | 1988-11-11 | 1988-11-11 | Mos型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214527A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006576A1 (en) * | 1998-11-30 | 2000-06-07 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP2005252275A (ja) * | 1996-03-13 | 2005-09-15 | Seiko Instruments Inc | 半導体集積回路とその製造方法 |
| JP2007005539A (ja) * | 2005-06-23 | 2007-01-11 | Seiko Epson Corp | 半導体装置 |
| US8178981B2 (en) | 2004-02-26 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017041566A (ja) | 2015-08-20 | 2017-02-23 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、電子機器並びに移動体 |
-
1988
- 1988-11-11 JP JP63285062A patent/JPH0214527A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005252275A (ja) * | 1996-03-13 | 2005-09-15 | Seiko Instruments Inc | 半導体集積回路とその製造方法 |
| EP1006576A1 (en) * | 1998-11-30 | 2000-06-07 | Sharp Kabushiki Kaisha | Semiconductor device |
| KR100356770B1 (ko) * | 1998-11-30 | 2002-10-19 | 샤프 가부시키가이샤 | 반도체장치 |
| US8178981B2 (en) | 2004-02-26 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
| JP2007005539A (ja) * | 2005-06-23 | 2007-01-11 | Seiko Epson Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0474858B2 (ja) | 1992-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288661A (en) | Semiconductor device having bonding pad comprising buffer layer | |
| JP3898350B2 (ja) | 半導体装置 | |
| JPH0214527A (ja) | Mos型半導体装置 | |
| JPS5787145A (en) | Semiconductor device | |
| JP2000332045A (ja) | 半導体装置 | |
| JPH01283839A (ja) | 半導体装置 | |
| JPH08255810A (ja) | 半導体装置及びその製造方法 | |
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| EP0405501B1 (en) | Semiconductor device | |
| JPS63293930A (ja) | 半導体装置における電極 | |
| JPH0526738Y2 (ja) | ||
| JPS63308924A (ja) | 半導体装置 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JPS58219741A (ja) | 半導体装置 | |
| KR950002001A (ko) | 반도체 패키지 | |
| JPH079907B2 (ja) | 半導体装置 | |
| JPS58219742A (ja) | 半導体装置 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JP2000216364A (ja) | 半導体基板 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH0268944A (ja) | 半導体装置 | |
| KR20020024940A (ko) | 금속패드 및 그의 제조 방법 | |
| JPS6195596A (ja) | 多層配線基板 | |
| JPS6457656U (ja) | ||
| JPH01248530A (ja) | 半導体チップ接続構造 |