JPS619701A - シ−ケンス制御装置の制御方法 - Google Patents
シ−ケンス制御装置の制御方法Info
- Publication number
- JPS619701A JPS619701A JP12936284A JP12936284A JPS619701A JP S619701 A JPS619701 A JP S619701A JP 12936284 A JP12936284 A JP 12936284A JP 12936284 A JP12936284 A JP 12936284A JP S619701 A JPS619701 A JP S619701A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- controller
- sequence control
- sequence
- working
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14136—Redundancy, masking redundancy, avoid failure but no fault detection
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、シーケンス制御装置に係り、特に、シーケン
ス制御装置間シリアル信号伝送路による連携制御におけ
るシーケンス制御装置制御方法に関する。
ス制御装置間シリアル信号伝送路による連携制御におけ
るシーケンス制御装置制御方法に関する。
シーケンス＃脚装置を複数台接続し、相互に信号伝送し
、制御系を連携制御する際、シーケンス制御装置が異常
等により停止した場合、正常動作中のシーケンス制御装
置が停止したシーケンス制御装置の影響で暴走する可能
性がある。そのため、一台でもシーケンス制御装置が停
止した場合には、連携制御系全てのシーケンス制御装置
を停止させる方向に制御をしなければならない。
、制御系を連携制御する際、シーケンス制御装置が異常
等により停止した場合、正常動作中のシーケンス制御装
置が停止したシーケンス制御装置の影響で暴走する可能
性がある。そのため、一台でもシーケンス制御装置が停
止した場合には、連携制御系全てのシーケンス制御装置
を停止させる方向に制御をしなければならない。
従来、シーケンス制御装置が、自己異常診断による異常
検出停止、装置停止スイッチ操作によるマニュアル停止
、及び装置電源断による停止等で停止した場合、シーケ
ンス制御装置のＣＰＵも停止してしまうため、シーケン
ス制御装置停止信号をシーケンス制御装置のシリアル信
号伝送用り。
検出停止、装置停止スイッチ操作によるマニュアル停止
、及び装置電源断による停止等で停止した場合、シーケ
ンス制御装置のＣＰＵも停止してしまうため、シーケン
ス制御装置停止信号をシーケンス制御装置のシリアル信
号伝送用り。
に出力する機能も停止してしまい、前述のＤｏはＣＰＵ
停止前の状態を保持しつづける。従って。
停止前の状態を保持しつづける。従って。
シリアル信号伝送路を使用して、異常の発生したシーケ
ンス制御装置の停止を、正常動作しているシーケンス制
御装置に信号伝送することができなかった。そこで、第
１図に示すようにシーケンス制御装置１３．１４の警報
信号は、外部リレーで接点増幅し、その接点信号を、シ
リアル信号伝送路１５以外の別途ケーブルを布設し信号
伝送する方法をとっていた。そのため、連携制御するシ
ーケンス制御装置間の距離が長い場合、及び、シーケン
ス制御装置の台数が多い場合等に、信号伝送ケーブル材
を多量に必要とする欠点があった。
ンス制御装置の停止を、正常動作しているシーケンス制
御装置に信号伝送することができなかった。そこで、第
１図に示すようにシーケンス制御装置１３．１４の警報
信号は、外部リレーで接点増幅し、その接点信号を、シ
リアル信号伝送路１５以外の別途ケーブルを布設し信号
伝送する方法をとっていた。そのため、連携制御するシ
ーケンス制御装置間の距離が長い場合、及び、シーケン
ス制御装置の台数が多い場合等に、信号伝送ケーブル材
を多量に必要とする欠点があった。
本発明の目的は、シリアル信号伝送路を使用して、異常
発生したシーケンス制御装置の停止信号を伝送し、連携
制御系を、全停止に導くように制御する方法を提供する
にある。
発生したシーケンス制御装置の停止信号を伝送し、連携
制御系を、全停止に導くように制御する方法を提供する
にある。
本発明の原理を、第２図、第３図により説明する。
第２図に示すように、シーケンス制御装置１では、動作
中常時フリッカする回路２．（例としてフリッカ１ｓｅ
ｃ）をプログラムしておき、その信号をシリアル信号伝
送路３により常時化のシーケンス制御装置４に信号伝送
する。シーケンス制御装置１が停止すると、ＣＰＵの論
理演算は、行なわれなくなるため、シーケンス制御装置
１のフリッカ信号は、“Ｏ”または１１１”の連続信号
になる。一方、他のシーケンス制御装置４では、タイマ
ー二個を組み合わせた回路より構成されるフリッカ停止
検出回路５をプログラムしておき、シーケンス制御装置
１からのフリッカ信号を、常時、シリアル信号伝送路を
通して入力する。
中常時フリッカする回路２．（例としてフリッカ１ｓｅ
ｃ）をプログラムしておき、その信号をシリアル信号伝
送路３により常時化のシーケンス制御装置４に信号伝送
する。シーケンス制御装置１が停止すると、ＣＰＵの論
理演算は、行なわれなくなるため、シーケンス制御装置
１のフリッカ信号は、“Ｏ”または１１１”の連続信号
になる。一方、他のシーケンス制御装置４では、タイマ
ー二個を組み合わせた回路より構成されるフリッカ停止
検出回路５をプログラムしておき、シーケンス制御装置
１からのフリッカ信号を、常時、シリアル信号伝送路を
通して入力する。
フリッカ停止検出回路では、第３図の動作タイムチャー
トよりわかるように、フリッカ信号の１” １１０１
１の各レベルが、フリッカ停止検出回路５のタイマー設
定値を越えて一定時間以上（例では５ｓｅｃ）同一レベ
ルであると、フリッカ停止検出回路５のタイマーが、タ
イムアツプしフリッカ信号発生元のシーケンス制御装置
１が停止したと判断し自己の論理演算を中止し、待機状
態へ制御する。このような回路２，５を各シーケンス制
御装置１，４にプログラムしておき、互いに停止検出を
行ない制御系の暴走を防止することができる。
トよりわかるように、フリッカ信号の１” １１０１
１の各レベルが、フリッカ停止検出回路５のタイマー設
定値を越えて一定時間以上（例では５ｓｅｃ）同一レベ
ルであると、フリッカ停止検出回路５のタイマーが、タ
イムアツプしフリッカ信号発生元のシーケンス制御装置
１が停止したと判断し自己の論理演算を中止し、待機状
態へ制御する。このような回路２，５を各シーケンス制
御装置１，４にプログラムしておき、互いに停止検出を
行ない制御系の暴走を防止することができる。
以下、本発明の実施例を第４図により説明する。
第４図は、シーケンス制御装置二台で一つの制御系（液
体混合工程）を制御する例である。シーケンス制御装Ｗ
６は、Ａ液タジク８の出口弁９の開閉制御、シーケンス
制御装置７は、Ｂ液タンク１１の出口弁１０の開閉制御
を行ない、５０％の混合液を製造する。この時、シーケ
ンス制御装置７が、停止すると、Ｂタンク１１の出口弁
１０が全閉となるので、混合タンク１２には、Ａ液のみ
が入ることになり、５０％の混合液が製造できない。そ
のため、前述のフリッカ発生回路２と、フリッカ停止検
出回路５を、各シーケンス制御装置にプログラムしてお
き、シーケンス制御装置の停止を動作中のシーケンス制
御装置に信号伝送し、制御停止モードに導き、制御系を
フェイルセーフ側にすることができる。
体混合工程）を制御する例である。シーケンス制御装Ｗ
６は、Ａ液タジク８の出口弁９の開閉制御、シーケンス
制御装置７は、Ｂ液タンク１１の出口弁１０の開閉制御
を行ない、５０％の混合液を製造する。この時、シーケ
ンス制御装置７が、停止すると、Ｂタンク１１の出口弁
１０が全閉となるので、混合タンク１２には、Ａ液のみ
が入ることになり、５０％の混合液が製造できない。そ
のため、前述のフリッカ発生回路２と、フリッカ停止検
出回路５を、各シーケンス制御装置にプログラムしてお
き、シーケンス制御装置の停止を動作中のシーケンス制
御装置に信号伝送し、制御停止モードに導き、制御系を
フェイルセーフ側にすることができる。
本発明によれば、制御系を連携制御する場合、シーケン
ス制御装置が停止したことによる動作中のシーケンス制
御装置による制御系の暴走を防ぎ、シリアル信号伝送路
のケーブル以外のケーブルは全く不要となり、また、外
部インターロック回路も不要となり、経済性に優れ、回
路上もシンプルになる。
ス制御装置が停止したことによる動作中のシーケンス制
御装置による制御系の暴走を防ぎ、シリアル信号伝送路
のケーブル以外のケーブルは全く不要となり、また、外
部インターロック回路も不要となり、経済性に優れ、回
路上もシンプルになる。
【図面の簡単な説明】
第１図は従来のブロック図、第２図は本発明の基本ブロ
ック図、第３図は本発明の動作タイムチャート、第４図
は本発明の一実施例の系統図である。 １・・・シーケンス制御装置、２・・・フリッカ発生回
路、３・・・シリアル信号伝送路、４・・・シーケンス
制御装置、５・・・フリッカ停止検出回路。
ック図、第３図は本発明の動作タイムチャート、第４図
は本発明の一実施例の系統図である。 １・・・シーケンス制御装置、２・・・フリッカ発生回
路、３・・・シリアル信号伝送路、４・・・シーケンス
制御装置、５・・・フリッカ停止検出回路。
Claims (1)
- １、シーケンスの動作手順及び設定時間を、命令コード
によつてプログラムして記憶する記憶回路と、シーケン
スの各種状態の検知信号を入力する入力回路と、記憶さ
れた手順に従い入力状態とプログラムの状態から論理判
断する演算回路と、演算処理結果により制御対象を制御
する出力回路から構成されたシーケンス制御装置を、シ
リアル信号伝送方式により複数台接続し、相互に信号伝
送を行ない、制御系を連携制御する方法において、前記
複数台のシーケンス制御装置のうち一台または、数台が
異常停止、あるいは、前記シーケンス制御装置の誤操作
等により停止した場合に、正常時フリッカする回路、正
動作タイマーと反転相タイマーの二相信号回路を用いる
ことによつて、停止した前記シーケンス制御装置の停止
検出信号を正常動作中の前記シーケンス制御装置へ、シ
リアル信号伝送路のみで信号伝送することを特徴とする
シーケンス制御装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12936284A JPS619701A (ja) | 1984-06-25 | 1984-06-25 | シ−ケンス制御装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12936284A JPS619701A (ja) | 1984-06-25 | 1984-06-25 | シ−ケンス制御装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619701A true JPS619701A (ja) | 1986-01-17 |
Family
ID=15007709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12936284A Pending JPS619701A (ja) | 1984-06-25 | 1984-06-25 | シ−ケンス制御装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619701A (ja) |
-
1984
- 1984-06-25 JP JP12936284A patent/JPS619701A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NZ520195A (en) | Systems and methods for fail safe process execution, monitoring and output control for critical systems | |
| JPS56123014A (en) | Overrun preventing device of program control device | |
| JPS619701A (ja) | シ−ケンス制御装置の制御方法 | |
| JPS56140409A (en) | Processing system for power failure and power restoration in sequence control device | |
| JPS6041777B2 (ja) | プログラム処理監視方式 | |
| JP2625549B2 (ja) | 調節計の制御機構 | |
| JPS60239801A (ja) | 制御ル−プの自動運転制御方法 | |
| RU2160918C2 (ru) | Устройство циклового программного управления | |
| JPS5657103A (en) | Preventing device for erroneous control of controlling computer | |
| JPS61131044A (ja) | 外部信号制御方式 | |
| JPS5786969A (en) | Doubled computer system | |
| JPS5760412A (en) | Monitoring method of programmable logic controller of random acess discrete address diagram system | |
| JPS63273904A (ja) | シ−ケンスコントロ−ラの暴走検出装置 | |
| JPS5723156A (en) | Fault monitoring system of information processor | |
| JPS5539948A (en) | Malfunction preventing device of control system | |
| JPS55121501A (en) | Sequence controller | |
| JPS56159743A (en) | Emergency control circuit | |
| JPS6322321B2 (ja) | ||
| JPS57141701A (en) | Decentralized type control system | |
| JPS58200301A (ja) | 発電所の監視制御システム | |
| JPS61213903A (ja) | 自動運転制御装置の付帯設備制御インタフエ−ス回路 | |
| JPS5856001A (ja) | 分散型マイクロコントロ−ラ電源のｎ「あ」１バツクアツプ方式 | |
| JPS60167001A (ja) | 誤制御出力防止装置 | |
| JPS61290501A (ja) | 計装制御回路 | |
| JPS5710802A (en) | Sequence control device |