JPS6199991A - デイジタルメモリ装置 - Google Patents
デイジタルメモリ装置Info
- Publication number
- JPS6199991A JPS6199991A JP21855184A JP21855184A JPS6199991A JP S6199991 A JPS6199991 A JP S6199991A JP 21855184 A JP21855184 A JP 21855184A JP 21855184 A JP21855184 A JP 21855184A JP S6199991 A JPS6199991 A JP S6199991A
- Authority
- JP
- Japan
- Prior art keywords
- write
- signal line
- address
- memory device
- address signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル計算機などに用いられるディジ
タルメモリ装置に関するものである。
タルメモリ装置に関するものである。
第２図は従来のディジタルメモリ装置を示す構成図であ
り、図において１はメモリ本体、２は書込みあるいは読
出ｌ−を区別するための書込み信号線、３は書込みある
いは読出しのためのデータ信号線、４は書込みあるいは
読出しを行なう対象を示すアドレス信号線である。
り、図において１はメモリ本体、２は書込みあるいは読
出ｌ−を区別するための書込み信号線、３は書込みある
いは読出しのためのデータ信号線、４は書込みあるいは
読出しを行なう対象を示すアドレス信号線である。
従来のディジタルメモリ装置は上記のように構成されて
おり、アドレス信号線４によってメモリ本体１の中に格
納された特定の記憶単位が選択され、このとき書込み信
号線２を通して読出しが指定されていると、上記の記憶
単位の内容がデータ信号線３から読出される。また、上
記の書込み信号線２を通して書込みを指定しておくと、
データ信号線３のデータがメモリ本体１の上記した記憶
単位へ書込まれるようになっている。
おり、アドレス信号線４によってメモリ本体１の中に格
納された特定の記憶単位が選択され、このとき書込み信
号線２を通して読出しが指定されていると、上記の記憶
単位の内容がデータ信号線３から読出される。また、上
記の書込み信号線２を通して書込みを指定しておくと、
データ信号線３のデータがメモリ本体１の上記した記憶
単位へ書込まれるようになっている。
上記のような従来のディジタルメモリ装置では、読出し
および書込み動作において単一の記憶単位ごとにアドレ
スを指定しなければならず、特に同一データを連続した
アドレス領域内へ書込む場合においては、アドレスを順
次加算して指定する必要があり、このために同一データ
の書込み動作が遅くなるとともに外部でのアドレス制御
も繁雑となるという問題点があった。
および書込み動作において単一の記憶単位ごとにアドレ
スを指定しなければならず、特に同一データを連続した
アドレス領域内へ書込む場合においては、アドレスを順
次加算して指定する必要があり、このために同一データ
の書込み動作が遅くなるとともに外部でのアドレス制御
も繁雑となるという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、連続したアドレス領域内に同一データを書込む場
合は、一括して同時に同一データを書込むことができる
ようにしたディジタルメモリ装置を得ることを目的とす
る。
ので、連続したアドレス領域内に同一データを書込む場
合は、一括して同時に同一データを書込むことができる
ようにしたディジタルメモリ装置を得ることを目的とす
る。
この発明に係るディジタルメモリ装置は、書込みを開始
するアドレスと終了するアドレスを指定できるように、
メモリ本体に接続された書込み開始アドレス信号線と、
書込み終了アドレス信号線を設けたものである。
するアドレスと終了するアドレスを指定できるように、
メモリ本体に接続された書込み開始アドレス信号線と、
書込み終了アドレス信号線を設けたものである。
この発明においては、書込み開始アドレス信号線と書込
み終了アドレス信号線とにより、書込み開始アドレスと
書込み終・了アドレスの２種類を指定することができる
から、アドレス範囲の指定が可能となり、同一データの
連続したアドレス領域内への同時書込みが可能となる。
み終了アドレス信号線とにより、書込み開始アドレスと
書込み終・了アドレスの２種類を指定することができる
から、アドレス範囲の指定が可能となり、同一データの
連続したアドレス領域内への同時書込みが可能となる。
第１図はこの発明の一実施例を示す構成図であり、１〜
３は上記従来装置と全く同一のものである。図において
、５は書込み開始アドレス信号線、６は書込み終了アド
レス信号線である。
３は上記従来装置と全く同一のものである。図において
、５は書込み開始アドレス信号線、６は書込み終了アド
レス信号線である。
上記のように構成されたディジタルメモリ装置において
、書込み信号線２を通して読出しが指定されている場合
は、書込み終了アドレス信号線６は効力をもたずメモリ
本体１、データ信号ｆｆＪ３、書込み開始アドレス信号
線５においては従来装置で説明したと同一の動作が行な
われる。一方、書込み信号線２を通して書込みが指定さ
れている場合は、上記の書込み開始アドレス信号線５ど
書込み終了アドレス信号線６を通して指定される連続し
たアドレス領域内に属するすべての記憶単位へ、データ
信号線３を通して指定されたデータが同時に書込まれる
。なお、上記の書込み開始アドレス信号線５と■：込み
終了アドレス信号線６に、同一アドレスが指定された場
合は、従来装置で説明したと同様にデータ信号線３のデ
ータがメモリ本体１の単一の記憶単位へ書込まれる。
、書込み信号線２を通して読出しが指定されている場合
は、書込み終了アドレス信号線６は効力をもたずメモリ
本体１、データ信号ｆｆＪ３、書込み開始アドレス信号
線５においては従来装置で説明したと同一の動作が行な
われる。一方、書込み信号線２を通して書込みが指定さ
れている場合は、上記の書込み開始アドレス信号線５ど
書込み終了アドレス信号線６を通して指定される連続し
たアドレス領域内に属するすべての記憶単位へ、データ
信号線３を通して指定されたデータが同時に書込まれる
。なお、上記の書込み開始アドレス信号線５と■：込み
終了アドレス信号線６に、同一アドレスが指定された場
合は、従来装置で説明したと同様にデータ信号線３のデ
ータがメモリ本体１の単一の記憶単位へ書込まれる。
この発明は以上説明したとおり、メモリ本体に書込み開
始アドレス信号線と書込み終了アドレス信号線を接続す
る構成としたので、書込み開始アドレスと書込み終了ア
ドレスを指定することができるため、同一データの連続
したアドレス領域内への同時書込みができ、書込み動作
を高速で行なえる効果がある。
始アドレス信号線と書込み終了アドレス信号線を接続す
る構成としたので、書込み開始アドレスと書込み終了ア
ドレスを指定することができるため、同一データの連続
したアドレス領域内への同時書込みができ、書込み動作
を高速で行なえる効果がある。
第１図はこの発明の一実施例を示すディジタルメモリ装
置の構成図、第２図は従来のディジタルメモリ装置の構
成図である。 図において、５は書込み開始アドレス信号線、６は書込
み終了アドレス信号線である。 なお、各図中同一符号は同一または相当部分を示す。 第１図 ５： 書込６人 関す台汀しス信号糸泉２Ｇ：書込り終
了アト瞭信号練 第２図
置の構成図、第２図は従来のディジタルメモリ装置の構
成図である。 図において、５は書込み開始アドレス信号線、６は書込
み終了アドレス信号線である。 なお、各図中同一符号は同一または相当部分を示す。 第１図 ５： 書込６人 関す台汀しス信号糸泉２Ｇ：書込り終
了アト瞭信号練 第２図
Claims (1)
- 書込み開始アドレスと書込み終了アドレスを指定でき
るようにしたデイジタルメモリ装置において、上記メモ
リ装置のメモリ本体に接続された書込み開始アドレス信
号線と、書込み終了アドレス信号線とを備え、上記書込
み開始アドレス信号線から上記書込み開始アドレスを指
定するとともに、上記書込み終了アドレス信号線から上
記書込み終了アドレスを指定することにより、上記メモ
リ本体の連続したアドレス領域内への同一データの同時
書込みを可能としたことを特徴とするディジタルメモリ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21855184A JPS6199991A (ja) | 1984-10-19 | 1984-10-19 | デイジタルメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21855184A JPS6199991A (ja) | 1984-10-19 | 1984-10-19 | デイジタルメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199991A true JPS6199991A (ja) | 1986-05-19 |
Family
ID=16721707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21855184A Pending JPS6199991A (ja) | 1984-10-19 | 1984-10-19 | デイジタルメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199991A (ja) |
-
1984
- 1984-10-19 JP JP21855184A patent/JPS6199991A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6039170U (ja) | 電子メモ装置 | |
| JPS6199991A (ja) | デイジタルメモリ装置 | |
| JPS5894197U (ja) | 情報書込み器 | |
| JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
| JPS6423354A (en) | Duplex buffer memory control system | |
| JPS5533282A (en) | Buffer control system | |
| JPS58144958U (ja) | メモリ制御装置 | |
| JPS5937643U (ja) | デ−タ収録装置 | |
| JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
| JPS59100306U (ja) | シ−ケンス制御演算装置 | |
| JPS5940943U (ja) | 情報処理装置 | |
| JPS5652435A (en) | Digital input unit of high-speed bus system | |
| JPS5863633U (ja) | 時計制御回路 | |
| JPS56105546A (en) | Memory mapping circuit | |
| JPS60153346U (ja) | キヤツシユメモリ | |
| JPS59138894U (ja) | ドツト表示装置 | |
| JPS58163095U (ja) | 欠陥処理回路 | |
| JPS5846160U (ja) | 磁気デイスク検査装置 | |
| JPS5816326A (ja) | デ−タチヤネル制御方式 | |
| JPH0212346A (ja) | データ保証方式 | |
| JPS60170850U (ja) | デ−タバツフア | |
| JPS60158203U (ja) | シ−ケンサ | |
| JPS57103564A (en) | Read control system of disk device | |
| JPH01270190A (ja) | メモリーカード | |
| JPS6020658U (ja) | 情報処理装置 |