JPS6375927A - バツフア制御方式 - Google Patents
バツフア制御方式Info
- Publication number
- JPS6375927A JPS6375927A JP61219342A JP21934286A JPS6375927A JP S6375927 A JPS6375927 A JP S6375927A JP 61219342 A JP61219342 A JP 61219342A JP 21934286 A JP21934286 A JP 21934286A JP S6375927 A JPS6375927 A JP S6375927A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data group
- write
- address
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ・バッファの中にエラーがあるか否かチ
ェックし、データ・バッファの容量を有効に利用するこ
とおよびシステムのスループット向上に好適なバッファ
制御方式に関するものである。
ェックし、データ・バッファの容量を有効に利用するこ
とおよびシステムのスループット向上に好適なバッファ
制御方式に関するものである。
従来の装置は、特開昭６１−６０１２５号公報に記載の
ように転送スピードの大きく異なる転送パス間にデータ
・バッファを配置し、アダプタにおいてデータ・バッフ
ァ中に格納されたデータにエラーがあった場合、データ
グループをデータ・バッファに書込みエラー情報をＦＩ
ＦＯに格納し転送する時、エラーのあるデータは転送せ
ずに廃棄すると云う処理を行なっていた。
ように転送スピードの大きく異なる転送パス間にデータ
・バッファを配置し、アダプタにおいてデータ・バッフ
ァ中に格納されたデータにエラーがあった場合、データ
グループをデータ・バッファに書込みエラー情報をＦＩ
ＦＯに格納し転送する時、エラーのあるデータは転送せ
ずに廃棄すると云う処理を行なっていた。
上記従来技術はデータ・バッファにエラ一時のデータグ
ループも書き込み２行ないバッファの有効利用の配慮が
されておらす、エラ一時のデータグループの読み出し制
御が必要であり、これは無効処理のためスループット上
問題があった。
ループも書き込み２行ないバッファの有効利用の配慮が
されておらす、エラ一時のデータグループの読み出し制
御が必要であり、これは無効処理のためスループット上
問題があった。
本発明の目的は、書き込みの番地を示すライトポインタ
をエラー発生時と正常時に使い分けを行うことにある。
をエラー発生時と正常時に使い分けを行うことにある。
エラー発生時は、前回のライトポインタまで書き込み番
地をデクリメントすることにより、エラ一時のデータグ
ループの書き込み領域に正常時のデータグループをうわ
書きし、データ・バッファの有効利用２行なう。また読
み出し時は、正常時のデータグループのみ読み出される
ことでシステム全体のスルーグラトラ向上できるように
したバッファ制御方式を提供することにある。
地をデクリメントすることにより、エラ一時のデータグ
ループの書き込み領域に正常時のデータグループをうわ
書きし、データ・バッファの有効利用２行なう。また読
み出し時は、正常時のデータグループのみ読み出される
ことでシステム全体のスルーグラトラ向上できるように
したバッファ制御方式を提供することにある。
上記目的はデータを格納するデータ・バッファの前回の
データグループの最終番地を正常時に格納するセーブレ
ジスタを設ける事によりライトポインタの出力をセーブ
レジスタの内容にするか現時点のライトポインタにする
かは、エラーチェック結果により切替えることができる
。したがって現時点のエラー発生時は前回のライトポイ
ンタを示す番地に次のデータグループは書き込まれ恒に
データ・バッファのエリアは正常時のデータグループの
み書き込むことで達成される。
データグループの最終番地を正常時に格納するセーブレ
ジスタを設ける事によりライトポインタの出力をセーブ
レジスタの内容にするか現時点のライトポインタにする
かは、エラーチェック結果により切替えることができる
。したがって現時点のエラー発生時は前回のライトポイ
ンタを示す番地に次のデータグループは書き込まれ恒に
データ・バッファのエリアは正常時のデータグループの
み書き込むことで達成される。
本発明のバッファ制御方式はデータグループの書き込ん
だ最終番地を、正常時はセーブレジスタに格納し、エラ
ー発生時はセーブレジスタへの格納を禁止を行う。よっ
てセーブレジスタの内容は正常時のデータグループの前
回の最終番地が格納されていることになる。それにより
て、ライトポインタの入力は正常時の場合は、現時点ラ
イトポインタを選択し、エラ一時は前記の前回の最終番
地となる。ライトポインタは、エラーチェックの出力で
選択を行なうことにより、エラー発生時はデータグルー
プの書き込まれているエリアを正常時のデータグループ
を再度うわ書き可能となり。
だ最終番地を、正常時はセーブレジスタに格納し、エラ
ー発生時はセーブレジスタへの格納を禁止を行う。よっ
てセーブレジスタの内容は正常時のデータグループの前
回の最終番地が格納されていることになる。それにより
て、ライトポインタの入力は正常時の場合は、現時点ラ
イトポインタを選択し、エラ一時は前記の前回の最終番
地となる。ライトポインタは、エラーチェックの出力で
選択を行なうことにより、エラー発生時はデータグルー
プの書き込まれているエリアを正常時のデータグループ
を再度うわ書き可能となり。
データ・バッファのエリアは恒に正常時のデータグルー
プのみ書き込み制御できる。よって、ＲＡＭの読み出し
時も正常時のデータグループのみ読み出しが行え全体の
スループットが向上する。
プのみ書き込み制御できる。よって、ＲＡＭの読み出し
時も正常時のデータグループのみ読み出しが行え全体の
スループットが向上する。
以下本発明の一実施例を第１図および第２図により説明
する。図において、１はデータバッファ２はライトポイ
ンタ、６はセーブレジスタ、４はセレクタ、５はエラー
チェック回路、６はライトドライバ、７はリードドライ
バ、８はリードポインタ、９はＲＡＭである。
する。図において、１はデータバッファ２はライトポイ
ンタ、６はセーブレジスタ、４はセレクタ、５はエラー
チェック回路、６はライトドライバ、７はリードドライ
バ、８はリードポインタ、９はＲＡＭである。
本発明を実施するデータバッファは以上の各回路で構成
されており、以下本発明のバッファ制御について述べる
。たとえばデータ・バッファ１を８ピツトＸ １６ＫＷ
の大きさとすると、ライトポインタ２．リードポインタ
８およびセーブレジスタ３は１４ビツトのレジスタとな
る。ライトポインタ２は次のライトすべき番地分水して
おり、リードポインタ８はリードすべき番地？示し、セ
ーブレジスタ５は前回のデータグループの最終番地を示
している。
されており、以下本発明のバッファ制御について述べる
。たとえばデータ・バッファ１を８ピツトＸ １６ＫＷ
の大きさとすると、ライトポインタ２．リードポインタ
８およびセーブレジスタ３は１４ビツトのレジスタとな
る。ライトポインタ２は次のライトすべき番地分水して
おり、リードポインタ８はリードすべき番地？示し、セ
ーブレジスタ５は前回のデータグループの最終番地を示
している。
書き込みデータグループが正常時は、エラーチェック回
路５の出力は論理′０″となり、ライトポインタ２は現
時点のアドレスからＲＡＭ ９にライトドライバ６を介
して書き込みを行うことになる。
路５の出力は論理′０″となり、ライトポインタ２は現
時点のアドレスからＲＡＭ ９にライトドライバ６を介
して書き込みを行うことになる。
ＥＮＤ信号が”１“となりデータグループ最後のデータ
をライトドライバ６を介して書き込み後もエラーチェッ
ク回路５の出力が論理“０°ならばセーブレジスタ３は
その最終番地を格納し、ＲＡＭ９に”１°のプラグ１０
がバッファ番地と同じ番地上に書き込まれる。最後デー
タでエラーチェックの出力が論理“１”であればセーブ
レジスタ６は現時点の書き込みアドレスすなわちライト
ポインタ２の番地を取り込まないよう禁止する。またセ
レクタ４０条件は正常時はライトポインタ２の番地、エ
ラ一時はセーブレジスタ３の番地を選択するようにすれ
ば良い。すなわち、正常時はライトポインタ２通りにデ
ータバッファ１の番地にデータを書き込む。またエラー
はセーブレジスタ３の示す番地までデクリメントされる
ので、これが前回書き込んだ最後のデータグループのア
ドレスであり、そＯライトポインタ２をプラス１ずつ書
き込むたびに制御することにより異常時に書いたデータ
バッファ１のうわ書きが行え前記バッファにはエラー時
のデータグループは書き込まれないことになる。
をライトドライバ６を介して書き込み後もエラーチェッ
ク回路５の出力が論理“０°ならばセーブレジスタ３は
その最終番地を格納し、ＲＡＭ９に”１°のプラグ１０
がバッファ番地と同じ番地上に書き込まれる。最後デー
タでエラーチェックの出力が論理“１”であればセーブ
レジスタ６は現時点の書き込みアドレスすなわちライト
ポインタ２の番地を取り込まないよう禁止する。またセ
レクタ４０条件は正常時はライトポインタ２の番地、エ
ラ一時はセーブレジスタ３の番地を選択するようにすれ
ば良い。すなわち、正常時はライトポインタ２通りにデ
ータバッファ１の番地にデータを書き込む。またエラー
はセーブレジスタ３の示す番地までデクリメントされる
ので、これが前回書き込んだ最後のデータグループのア
ドレスであり、そＯライトポインタ２をプラス１ずつ書
き込むたびに制御することにより異常時に書いたデータ
バッファ１のうわ書きが行え前記バッファにはエラー時
のデータグループは書き込まれないことになる。
また、リードポインタ８はセーブレジスタ５０番地を追
い起さないように制御することにより、リードポインタ
８とライトポインタ２の矛盾は発生しない。
い起さないように制御することにより、リードポインタ
８とライトポインタ２の矛盾は発生しない。
本発明によれば、データ・バッファに玉う一時のデータ
グループは一度は書き込むが、その次の書き込み時に正
常データグループを書き込むので実質上はデータバッフ
ァは恒に正常データグループしか書き込まれてないよう
になる。よってデータ・バッファはエラ一時のデータグ
ループを捨てる処理となりメモリの空間の有効利用がで
きる。
グループは一度は書き込むが、その次の書き込み時に正
常データグループを書き込むので実質上はデータバッフ
ァは恒に正常データグループしか書き込まれてないよう
になる。よってデータ・バッファはエラ一時のデータグ
ループを捨てる処理となりメモリの空間の有効利用がで
きる。
一方読み出しのリードポインタはセーブレジスタの示す
番地を起えることのないように制御が可能でありリード
時は正常データグループの読み出しだけ行うこととなり
、全体のスループットはエラ一時のデータグループの読
み出して捨てる処理がないので向上することとなる。す
なわちデータ・バッファの有効利用およびシステムのス
ループットの向上の効果がある。
番地を起えることのないように制御が可能でありリード
時は正常データグループの読み出しだけ行うこととなり
、全体のスループットはエラ一時のデータグループの読
み出して捨てる処理がないので向上することとなる。す
なわちデータ・バッファの有効利用およびシステムのス
ループットの向上の効果がある。
第１図は本発明の一実施例であるデータ・バッファの構
成図、第２図は第１図のデータ・バッファのメモリ構成
およびリードポインタ、レジスタ。 ライトポインタの示している番地を示す図である。 １・・・・・・・・・・・・データバッファ２・・・・
・・・・・・・・ライトポインタ５・・・・・・・・・
・・・レジスタ ４・・・・・・・・−・・セレクタ ５・・・・・・・−・・−・エラーチェック回路６・・
・・−・〜・・ドライバ ７・・・・・・・・・・・・レシーバ ８・・−・・・・・・・・リードポインタ９−・−・−
−−−−１ビツトＸ Ｎ６ＫＷのＲＡＭ代理人 弁理士
小 川 勝 男゛ 第１ 記 リード゛・データ 雫２図
成図、第２図は第１図のデータ・バッファのメモリ構成
およびリードポインタ、レジスタ。 ライトポインタの示している番地を示す図である。 １・・・・・・・・・・・・データバッファ２・・・・
・・・・・・・・ライトポインタ５・・・・・・・・・
・・・レジスタ ４・・・・・・・・−・・セレクタ ５・・・・・・・−・・−・エラーチェック回路６・・
・・−・〜・・ドライバ ７・・・・・・・・・・・・レシーバ ８・・−・・・・・・・・リードポインタ９−・−・−
−−−−１ビツトＸ Ｎ６ＫＷのＲＡＭ代理人 弁理士
小 川 勝 男゛ 第１ 記 リード゛・データ 雫２図
Claims (1)
- １、複数装置間にデータ・バッファを具備する装置間通
信システムにおいて、データの書込み番地を示すライト
・ポインタと、前回のライト・ポインタ値を格納するセ
ーブレジスタと、上記データ・バッファと同一のアドレ
ス空間をもつＲＡＭと、データ・バッファにデータグル
ープを格納する際に当該データグループのエラーチェッ
クを行なうエラーチェック回路と上記のライトポインタ
とセーブレジスタを選択するセレクタを設け、且つデー
タ・バッファにデータグループの最後のデータを書込む
とき、フラグを前記ＲＡＭ上に書込むと共に、エラーチ
ェック回路によって検出されたエラー有無情報によりデ
ータ・バッファの書込みアドレスを選択することを特徴
とするバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219342A JPS6375927A (ja) | 1986-09-19 | 1986-09-19 | バツフア制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219342A JPS6375927A (ja) | 1986-09-19 | 1986-09-19 | バツフア制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6375927A true JPS6375927A (ja) | 1988-04-06 |
Family
ID=16733949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61219342A Pending JPS6375927A (ja) | 1986-09-19 | 1986-09-19 | バツフア制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6375927A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006019853A3 (en) * | 2004-07-19 | 2006-06-01 | Qlogic Corp | System and method for transferring data using storage controllers |
-
1986
- 1986-09-19 JP JP61219342A patent/JPS6375927A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006019853A3 (en) * | 2004-07-19 | 2006-06-01 | Qlogic Corp | System and method for transferring data using storage controllers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3387283A (en) | Addressing system | |
| JPS6375927A (ja) | バツフア制御方式 | |
| JPS6194142A (ja) | フア−ストイン／フア−ストアウト形メモリ | |
| JPH07182849A (ja) | Ｆｉｆｏメモリ | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JP2000003332A (ja) | 双方向バスサイズ変換回路 | |
| JPS58103043A (ja) | スタック形成方法 | |
| JPS5533282A (en) | Buffer control system | |
| JPH0833869B2 (ja) | データ処理装置 | |
| JPH01119823A (ja) | 先入れ先出し記憶装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| KR100219045B1 (ko) | 듀얼채널을 갖는 에프아이 에프오 장치 | |
| JPH0120514B2 (ja) | ||
| JP2581144B2 (ja) | バス制御装置 | |
| JPS62274349A (ja) | デ−タ処理システム | |
| JPS6180288A (ja) | 画像表示装置 | |
| JPS61233837A (ja) | 割込処理方式 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPH07101552B2 (ja) | メモリ集積回路 | |
| JPH01134545A (ja) | ブロックデータ転送高速化回路 | |
| JPH01312656A (ja) | 受信バッファの制御装置 | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPS623294A (ja) | ビツトマツプム−バ− | |
| JPH02163820A (ja) | データバッファ装置 | |
| JPS62260240A (ja) | デ−タ転送装置 |