JPH0385658A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0385658A JPH0385658A JP22571689A JP22571689A JPH0385658A JP H0385658 A JPH0385658 A JP H0385658A JP 22571689 A JP22571689 A JP 22571689A JP 22571689 A JP22571689 A JP 22571689A JP H0385658 A JPH0385658 A JP H0385658A
- Authority
- JP
- Japan
- Prior art keywords
- write
- address
- register
- data
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置の書込専用レジスタのデータ
書込および読出に利用する。
書込および読出に利用する。
本発明はデータ処理装置において、
中央処理装置が書込専用レジスタにデータの書込を行う
ときにはアドレスデコーダで書込専用レジスタと記憶装
置とのアドレスを同じにして両方に書込を行い、書込専
用レジスタの内容を読出すときにはそれに対応する記憶
装置の内容を読出すことにより、 専用の読出制御回路および出力ドライバが不必要でハー
ドウェア量を削減し、情報収集を容易にできるようにし
たものである。
ときにはアドレスデコーダで書込専用レジスタと記憶装
置とのアドレスを同じにして両方に書込を行い、書込専
用レジスタの内容を読出すときにはそれに対応する記憶
装置の内容を読出すことにより、 専用の読出制御回路および出力ドライバが不必要でハー
ドウェア量を削減し、情報収集を容易にできるようにし
たものである。
従来、データ処理装置は、書込専用レジスタのデータ書
込と記憶装置のデータ書込とは別々に行い、書込専用レ
ジスタの読出は専用の続出制御回路および出力ドライバ
を用いてレジスタの内容を直接データバスへ出力してい
た。
込と記憶装置のデータ書込とは別々に行い、書込専用レ
ジスタの読出は専用の続出制御回路および出力ドライバ
を用いてレジスタの内容を直接データバスへ出力してい
た。
しかし、このような従来のデータ処理装置では、専用レ
ジスタの読出のために読出制御回路および出力ドライバ
等通常動作では使用しないハードウェアを設けなければ
ならない欠点があった。
ジスタの読出のために読出制御回路および出力ドライバ
等通常動作では使用しないハードウェアを設けなければ
ならない欠点があった。
本発明は上記の欠点を解決するもので、ハードウェア量
を削減し、情報収集が容易なデータ処理装置を提供する
ことを目的とする。
を削減し、情報収集が容易なデータ処理装置を提供する
ことを目的とする。
本発明は、中央処理装置と、記憶装置と、書込専用レジ
スタと、上記中央処理装置、上記記憶装置および上記書
込専用レジスタをそれぞれ接続するデータバスと、上記
中央処理装置、上記記憶装置および上記書込専用レジス
タをそれぞれ接続するアドレスバスとを備えたデータ処
理装置において、上記アドレスバスと上記書込専用レジ
スタとの間に挿入され、上記記憶装置のアドレスの一部
を上記書込専用レジスタのアドレスに変換するアドレス
デコーダを備えたことを特徴とする。
スタと、上記中央処理装置、上記記憶装置および上記書
込専用レジスタをそれぞれ接続するデータバスと、上記
中央処理装置、上記記憶装置および上記書込専用レジス
タをそれぞれ接続するアドレスバスとを備えたデータ処
理装置において、上記アドレスバスと上記書込専用レジ
スタとの間に挿入され、上記記憶装置のアドレスの一部
を上記書込専用レジスタのアドレスに変換するアドレス
デコーダを備えたことを特徴とする。
〔作用〕
アドレスバスと書込専用レジスタとの間に挿入されたア
ドレスデコーダで記憶装置のアドレスの一部を書込専用
レジスタのアドレスに変換する。
ドレスデコーダで記憶装置のアドレスの一部を書込専用
レジスタのアドレスに変換する。
この動作により書込専用レジスタにデータを書込むとき
に同時に記憶装置に書込み、書込専用レジスタの内容を
読出すときには、記憶装置の対応する内容を読出すこと
ができ、専用の読出制御回路および出力ドライバなどの
ハードウェアを削減し、情報収集を容易にできる。
に同時に記憶装置に書込み、書込専用レジスタの内容を
読出すときには、記憶装置の対応する内容を読出すこと
ができ、専用の読出制御回路および出力ドライバなどの
ハードウェアを削減し、情報収集を容易にできる。
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例データ処理装置のブロック構成図で
ある。第１図において、データ処理装置は、中央処理装
置１と、記憶装置２と、書込専用レジスタ５．６と、中
央処理装置１、記憶装置２および書込専用レジスタ５．
６をそれぞれ接続するデータバス８と、中央処理装置１
、記憶装置２および書込専用レジスタ５．６をそれぞれ
接続するアドレスバス７とを備える。
図は本発明一実施例データ処理装置のブロック構成図で
ある。第１図において、データ処理装置は、中央処理装
置１と、記憶装置２と、書込専用レジスタ５．６と、中
央処理装置１、記憶装置２および書込専用レジスタ５．
６をそれぞれ接続するデータバス８と、中央処理装置１
、記憶装置２および書込専用レジスタ５．６をそれぞれ
接続するアドレスバス７とを備える。
ここで本発明の特徴とするところは、アドレスバス７と
書込専用レジスタ５．６との間に挿入され、記憶装置２
のアドレスの一部を書込専用レジスタ５．６のアドレス
に変換するアドレスデコーダ９を備えたことにある。
書込専用レジスタ５．６との間に挿入され、記憶装置２
のアドレスの一部を書込専用レジスタ５．６のアドレス
に変換するアドレスデコーダ９を備えたことにある。
このような構成のデータ処理装置の動作について説明す
る。第２図は本発明のデータ処理装置の動作を示すフロ
ーチャートであり、第２図（ａ）は書込時の動作を示し
、また第２図（ｂ）は続出時の動作を示す。
る。第２図は本発明のデータ処理装置の動作を示すフロ
ーチャートであり、第２図（ａ）は書込時の動作を示し
、また第２図（ｂ）は続出時の動作を示す。
第１図および第２図において、中央処理装置１により、
書込専用レジスタ５．６にデータを書込むときにはメモ
リエリア３．４にも同時にデータを書込む。ただし、メ
モリエリア３．４のアドレスＡＡ、ＢＢはそれぞれ各レ
ジスタ５．６に割り当てられており、アドレスＡＡには
書込専用レジスタ５の内容が記憶され、アドレスＢＢに
は書込専用レジスタ６の内容が記憶される。
書込専用レジスタ５．６にデータを書込むときにはメモ
リエリア３．４にも同時にデータを書込む。ただし、メ
モリエリア３．４のアドレスＡＡ、ＢＢはそれぞれ各レ
ジスタ５．６に割り当てられており、アドレスＡＡには
書込専用レジスタ５の内容が記憶され、アドレスＢＢに
は書込専用レジスタ６の内容が記憶される。
書込専用レジスタ５．６の読出時には、書込専用レジス
タ５．６に対応するメモリアドレスＡＡ、ＢＢの内容を
読出す。
タ５．６に対応するメモリアドレスＡＡ、ＢＢの内容を
読出す。
以上説明したように、本発明は、ハードウェア量の削減
および情報収集の容易化ができる優れた効果がある。
および情報収集の容易化ができる優れた効果がある。
第１図は本発明一実施例データ処理装置のブロック構成
図。 第２図は本発明のデータ処理装置の動作を示すフローチ
ャート。 １・・・中央処理装置、２・・・記憶装置、３．４・・
・メモリエリア、５．６・・・書込専用レジスタ、７・
・・アドレスバス、８・・・データバス、９・・・アド
レスデコーダ、１０・・・書込制御信号線、１１・・・
続出制御信号線。
図。 第２図は本発明のデータ処理装置の動作を示すフローチ
ャート。 １・・・中央処理装置、２・・・記憶装置、３．４・・
・メモリエリア、５．６・・・書込専用レジスタ、７・
・・アドレスバス、８・・・データバス、９・・・アド
レスデコーダ、１０・・・書込制御信号線、１１・・・
続出制御信号線。
Claims (1)
- 【特許請求の範囲】 １、中央処理装置と、記憶装置と、書込専用レジスタと
、上記中央処理装置、上記記憶装置および上記書込専用
レジスタをそれぞれ接続するデータバスと、上記中央処
理装置、上記記憶装置および上記書込専用レジスタをそ
れぞれ接続するアドレスバスとを備えた データ処理装置において、 上記アドレスバスと上記書込専用レジスタとの間に挿入
され、上記記憶装置のアドレスの一部を上記書込専用レ
ジスタのアドレスに変換するアドレスデコーダを備えた ことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22571689A JPH0385658A (ja) | 1989-08-30 | 1989-08-30 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22571689A JPH0385658A (ja) | 1989-08-30 | 1989-08-30 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385658A true JPH0385658A (ja) | 1991-04-10 |
Family
ID=16833691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22571689A Pending JPH0385658A (ja) | 1989-08-30 | 1989-08-30 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392440A (en) * | 1991-05-04 | 1995-02-21 | Heidelberger Druckmaschinen Ag | Circuit arrangement for operating a computer having a readback device for feeding back last-written information to the computer |
-
1989
- 1989-08-30 JP JP22571689A patent/JPH0385658A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392440A (en) * | 1991-05-04 | 1995-02-21 | Heidelberger Druckmaschinen Ag | Circuit arrangement for operating a computer having a readback device for feeding back last-written information to the computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69223090D1 (de) | Busüberwachung für Rechnersystemführer | |
| JP2699482B2 (ja) | データ転送制御装置 | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JPS6217879Y2 (ja) | ||
| JPS60147858A (ja) | 動作中のメモリ内容読出し方式 | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| SU1179351A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с периферийными устройствами | |
| JPS6213688B2 (ja) | ||
| JPS61153770A (ja) | 画像処理装置 | |
| JPS58178390A (ja) | 画像表示方式 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPH0196047U (ja) | ||
| JPS6211753B2 (ja) | ||
| JPH0561763A (ja) | メモリコントローラ | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPS61160162A (ja) | メモリのペ−ジ方式 | |
| JPH08287001A (ja) | 表示回路 | |
| JPH022751U (ja) | ||
| JPH04195355A (ja) | ダイレクトメモリアクセス装置 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH0516452A (ja) | プリンタ | |
| JPS62130438A (ja) | メモリアクセス方式 | |
| JPS6199991A (ja) | デイジタルメモリ装置 | |
| JPH03164850A (ja) | ダイレクトメモリアクセス装置 |