JPS6199997A - 併合型不揮発性メモリセルマトリツクの書込み方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、併合型不揮発性メモリセルマトリックスの書
込み方法に係る。

従来の不揮発性メモリセルは、制御ゲートとその下にあ
るドープしたドレーンおよびソース領域を有する珪素基
板との間にはさまれた浮動ゲートと、介在チャンネル領
域とを含むことが知られている。

浮動ゲートの荷電と放電は、浮動ゲートとドープドレー
ン領域との間に設けられた小さくて非常に薄い酸化物領
域を電子が通過することによって行われる。この酸化物
の厚さは制御ゲートとド、レーンとに適切な電圧を印加
することによって、酸化物中にＦｏｗｌｅｒ−Ｎｏｒｔ
ｈｅｉｍ機構により電子をトンネルさせる電界が生じる
ようなものとする。

マトリックスシステムの中に用いるには、上述のメモリ
セルにさらにドレーン側に選択トランジスタも含ませて
、選択またはトランスフッとして知られるように、その
ゲートの分極電圧を適正に選択することによって、この
トランジスタがその時々で選択されたセルに対してのみ
書込みおよび読み出し電圧を印加させると共に、その他
のセルは全てアイドルモードにしておく働きをさせる。

従来型セルの代替品゛としてやはり知られているのがい
わゆる併合型メモリセルであり、このセルでは制御ゲー
トが選択ゲートと共に単一片を形成し、珪素基板のソー
ス側に配置される。

この種類のセルは小型であるために非常に有用なもので
はあるが、残念ながら書込み選択に問題があり、そのた
めこれまではマトリックスシステムに用いることができ
なかった。

このような問題は、併合型セルの固有構造、特に制御ゲ
ートと一体となった選択ゲートがセルのドレーン側では
なく、ソース側に置かれていることから生じるものであ
る。この配置の効果により、読み出し相では選択ゲート
がその能力を保持してドレーン電圧が低になるが、書込
み相では能力を完全に失ってしまって、選択されないに
もかかわらず全てのセルの浮動ゲートを高ドレーン電圧
が正に荷電しようとするが、ゲートはそれについて何も
できないままとなる。

併合型セルのマトリックスでは、このことによって同じ
ドレーン列と関連している全てのセルが同時に書込まれ
ることになる。

他方、併合セルでは選択ゲートをドレーン側に配置する
こともできない。選択ゲートは制御ゲートと同じゼロ電
位で書込み相となるため、もしドレーン側に置くとセル
の入口でドレーン電圧をブロックし、浮動ゲートの正の
荷電、ひいてはセルの書込み動作を、やはり選択の有無
にかかわらず阻止することになるからである。

本発明の目的は、併合型メモリセルマドリフ　゛□クス
において個々のセルに選択的に書込みできる書込み方法
を提供することであり、そうしてこの種類のセルのマト
リックスの製造と使用を可能にすることである。

本発明によると、上述の目的は選択した書込みセルを含
む共通ドレーンを有する各セル列に正のドレーン電圧を
印加することと、共通ドレーンを有するその他全部のセ
ル列にゼロのドレーン電圧を印加することと、選択した
セルを含む共通ゲートを有する各セル列に零のゲート電
圧を印加することとで成り、共通ゲートを有するその他
全部のセル列に対して前記正電圧と前記零電圧との間の
中間ゲート電圧が印加されることを特徴とする書込み方
法によって達成され。

る。

上述のような中間電圧の印加は、ドレーンが正電圧の時
選択されていない各セルの浮動ゲートがドレーンより十
分に低い電位を帯びることにより、電荷の通過を極端に
遅くして該セルの書込みを阻止するという重要な効果を
達成するものである。前記中間電圧は、ドレーンが零電
圧でも選択されていないセルに対して有害な効果がない
。この時のセルについては、浮動ゲートがドレーンより
十分高い電位を帯び、電荷の通過を非常に遅くし、そう
することでセルの無効化を防止するためである。

このようにして併合型セルをマトリックスシステムの中
に使用できるようになり、マトリックスシステムに、そ
れ自身固有にもつ小型という利点を与えている。

以下の説明では、より分かり易いように添付図面を参照
する。

第１図では、チャネル領域ＣＮにより、分離されるドー
プドレーン領域りとドープソース領域Ｓとを有する単結
晶質珪素基板がＳＳによって指示されている。酸化物と
珪素を適宜介在させた層を有する基板ＳＳの上に、多結
晶質珪素の浮動ゲートＦと、制御ゲートＧＣと選択ゲー
トＧＳとの役目を同時に果す別のゲートＧとを、ソース
側に選択ゲートをおいた一体形に結合したものが配置さ
れる。

全体としてのセルはＣで示されており、周知の方法で動
作する。すなわちゲートＧが接地されて、ドレーンＤが
正電圧にある書込み相において、浮動ゲー）Ｆを正に荷
電し、ゲートＧが正電圧下にあり、ドレーンＤが接地さ
れている無効比相では負に荷電する。やはり周知の方法
で、読取りは電流がドレーンＤからソースＳへ通過する
ことで成り、電流はセルの状態により大きくても小さく
ても良く、前記通過はドレーン電圧を正で小さくし、ゲ
ート電圧をこれよりわずかに高い正にして電流の通過が
書込まれたセル上で行われるが無効化したセルの上では
行われないように獲得され、適当な感知装置により表示
される。

この種類のセル４つＣＩｎ　Ｃｚ、　Ｃｓ、　Ｃａが第
２図にマトリックス配置して示されており、セルのドレ
ーンＤは２つずつ、共通ドレーン列ＦＤ。

とＦＤ２に接続されており、セルのゲートＧも２つずつ
共通ゲート列ＦＤ、とＦＤ２に接続されている。特に示
されていないが、セルのソースは全部いっしょに接続さ
れていると理解される。

この種類のマトリックスを用いた場合、本発明の書込み
方法は次のように選択されたセル、例えばセルＣ５の書
込みを行う。

選択されたセルを含むドレーン列ＦＤ、に対して、例え
ば２０Ｖの高い正電圧Ｖ＋を印加するー　　方、もう一
方のドレーン列ＦＤ！およびその他同じ状態のものがあ
ればそれに対しても、零電圧０を印加する。選択された
セルＣ０を含むゲート列ＦＧ、に対しては零電圧Ｏを印
加する一方、他方のゲート列ＦＧ、およびその他同じ状
態のものがあればそれに対しても、前記正電圧と零電圧
の中間の正電圧、例えばＩＯＶを印加する。４つのセル
のソースＳは全て、弱い正電圧で浮動している。

もう一つ別の正のドレーン電圧と零のゲート電圧がかか
った時に、選択されたセルＣＩは書込み動作を受けるが
、この動作は浮動ゲー）Ｆが電子をドレーンＤに対して
失って、負に荷電　　　゛し、セルを導電状態に入らせ
ることから成る。

その他のセルは全て、元と同じ状態のまま残る。すなわ
ちセルＣ２は両方とも零であるドレーン並びにゲート電
圧を受けており、セルＣ１とＣ４はそのゲートに中間的
な正電圧Ｖｉを印加されているためである。

より詳細に言うと、セルＣｓ、Ｃａのゲート電圧がもし
零であったとすると、セルＣ１の高いドレーン電圧が同
セルの零ゲート電圧と結合して、これの書込みを始めて
しまうことになろう。

しかしセルＣＩ＋Ｃ４のゲート電圧がセルＣｔ　、　Ｃ
ｘのドレーン電圧と同じ位高くても、セル４の高いゲー
ト電圧が同セルの零のドレーン電圧と結合してこれを無
効化することになる。

これと逆に、セルＣ３と０４のゲート列ＦＧ、＋に正の
中間電圧Ｖｉが印加されていることにより、セルＣ３の
浮動ゲートは例えば１２Ｖと、高いドレーン電圧Ｖ＋よ
りは十分に低い正電圧に達するため、浮動ゲートからド
レーンへと極めてゆっくりと負の電荷を通過せしめ、そ
うして普通使用される短時間の間に当該セルの書込みを
阻止する。

中間的な正電圧はまた、セルＣ４の浮動ゲートにも例え
ば８ｖと、零のドレーン電圧より十分に高い正電圧に到
達せしめて、ドレーンの負の電荷を極めてゆっくりと浮
動ゲートに通過させることにより、短時間の間に該セル
の無効化を阻止する。

このようにして、選択されたセルに正しく書込みを行う
一方、他の選択されていないセルは何ら状態変化を受け
ないようにする。

第２図に示したような併合型セルマトリックスは、書込
みと無効化にも適用できるものである。どちらの動作も
従来通り行われるため、詳細な説明は必要ないと考えら
れる。選択されたセルの読出しは、そのセルに対して例
えば１■と低い正のドレーン電圧と例えば４■とそれよ
り少し高い正のゲート電圧を印加する一方、ソースを接
地することによって行われる、と述べれば十分であろう
。その他のセルは全て、この間零のゲート電圧を印加さ
れることにより、不活性化されている。逆に無効化の方
は、ソースを接地して、例えば２０Ｖと高い正のゲート
電圧と零のドレーン電圧を印加することによって行ねれ
る。

【図面の簡単な説明】

第１図は、併合型セルの構造的配置を示す。 第２図は、併合型セルマトリックスを一部分に限って示
す概念図であり、ここでは共通ドレーンを有する２列の
セルを共通ゲートを有する同数のセルと編成したものか
ら成る。 Ｃ・・・セル、Ｄ・・・ドレーン領域、Ｓ・・・ソース
領域、Ｇ・・・制御および選択ゲート、Ｆ・・・浮動ゲ
ート、ＦＤ・・・共通ドレーン列、ＦＧ・・・共通ゲー
ト列。

Claims (1)

1. 【特許請求の範囲】 １、ドープしたドレーン領域およびソース領域と、浮動
   ゲートと、選択部をソース側において一体形とした制御
   および選択ゲートとを備えた併合型不揮発性メモリセル
   の書込み方法であって、書込みのため選択されたセルを
   含む共通ドレーンを有する各セル列に正のドレーン電圧
   を印加することと、共通ドレーンを有する他のセル列全
   部に零のドレーン電圧を印加することと、選択されたセ
   ルを含む共通ゲートを有する各セル列に零のゲート電圧
   を印加することを含んで成り、共通ゲートを有する他の
   セル列に対しては前記正電圧と前記零電圧との中間のゲ
   ート電圧を印加することを特徴とする方法。 ２、前記中間電圧が前記正のドレーン電圧のほぼ半分で
   あることを特徴とする、特許請求の範囲第１項に記載の
   方法。