JPH0426127B2 - - Google Patents
Info
- Publication number
- JPH0426127B2 JPH0426127B2 JP59026259A JP2625984A JPH0426127B2 JP H0426127 B2 JPH0426127 B2 JP H0426127B2 JP 59026259 A JP59026259 A JP 59026259A JP 2625984 A JP2625984 A JP 2625984A JP H0426127 B2 JPH0426127 B2 JP H0426127B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- output
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、ホールド機能とホールト機能を有す
るマイクロコンピユータに関する。
るマイクロコンピユータに関する。
(ロ) 従来技術
一般に、マイクロコンピユータの電源に商用電
源を整流して安定化された電源を用いた場合、停
電等が発生するとマイクロコンピユータの動作が
停止すると共に、それまでの動作によつて蓄積さ
れたデータがすべて消えてしまう不都合がある。
そこで、停電時に電池等によつて電源をバツクア
ツプする方法が採用されるが、バツクアツプ状態
に於いて、マイクロコンピユータの動作を継続す
ると電池等の消費電力が大きくなるため、バツク
アツプ状態となつたことを検出して、マイクロコ
ンピユータの動作を停止する状態、即ち、ホール
ド機能が設けられる。
源を整流して安定化された電源を用いた場合、停
電等が発生するとマイクロコンピユータの動作が
停止すると共に、それまでの動作によつて蓄積さ
れたデータがすべて消えてしまう不都合がある。
そこで、停電時に電池等によつて電源をバツクア
ツプする方法が採用されるが、バツクアツプ状態
に於いて、マイクロコンピユータの動作を継続す
ると電池等の消費電力が大きくなるため、バツク
アツプ状態となつたことを検出して、マイクロコ
ンピユータの動作を停止する状態、即ち、ホール
ド機能が設けられる。
また、電子時計用に作られたマイクロコンピユ
ータに於いては、時開昭53−143368号公報の如
く、消費電力を減少するために、必要な時以外は
動作を停止する機能が設けられている。即ち、所
定の処理が終了すると、そのプログラムの最後に
ホールト命令を用意しておき、ホールト命令の実
行によつてマイクロコンピユータの動作を停止さ
せるものであり、所謂、ホールト機能と呼ばれて
いる。また、ホールト状態から復帰する場合は、
ホールト機能とは無関係に動作している分周回路
からの出力信号、例えば、１Hzの信号等が印加さ
れたときであり、そのとき、再び所定の動作を再
開する。
ータに於いては、時開昭53−143368号公報の如
く、消費電力を減少するために、必要な時以外は
動作を停止する機能が設けられている。即ち、所
定の処理が終了すると、そのプログラムの最後に
ホールト命令を用意しておき、ホールト命令の実
行によつてマイクロコンピユータの動作を停止さ
せるものであり、所謂、ホールト機能と呼ばれて
いる。また、ホールト状態から復帰する場合は、
ホールト機能とは無関係に動作している分周回路
からの出力信号、例えば、１Hzの信号等が印加さ
れたときであり、そのとき、再び所定の動作を再
開する。
ところで、時計あるいはタイマ機能を有してい
るマイクロコンピユータを停電時に電池等でバツ
クアツプする場合、バツクアツプ状態中、即ち、
ホールド状態中に計時のための動作を間欠的に行
う必要がある。しかし、バツクアツプ電圧は、消
費電力を極力少なくするために、できるだけ低電
圧に設定されるので、バツクアツプ状態中の動作
は、その電圧でも十分動作する程度の速さに設定
しなければならない。となると、通常通電状態に
於いても同じ速さとならざるを得ず、処理できる
仕事量が減少し、マイクロコンピユータの能力を
十分に発揮することができない欠点を有してい
た。
るマイクロコンピユータを停電時に電池等でバツ
クアツプする場合、バツクアツプ状態中、即ち、
ホールド状態中に計時のための動作を間欠的に行
う必要がある。しかし、バツクアツプ電圧は、消
費電力を極力少なくするために、できるだけ低電
圧に設定されるので、バツクアツプ状態中の動作
は、その電圧でも十分動作する程度の速さに設定
しなければならない。となると、通常通電状態に
於いても同じ速さとならざるを得ず、処理できる
仕事量が減少し、マイクロコンピユータの能力を
十分に発揮することができない欠点を有してい
た。
(ハ) 発明の目的
本発明は、上述した点に鑑みて為されたもので
あり、ホールド機能とホールト機能とを備え、通
常通電状態に於いては高速動作となり、停電して
バツクアツプ状態にあるときに動作を再開する場
合には低速の動作となることによつて、通電時の
能力向上と停電時の消費電力の減少とを実現する
ことを目的とする。
あり、ホールド機能とホールト機能とを備え、通
常通電状態に於いては高速動作となり、停電して
バツクアツプ状態にあるときに動作を再開する場
合には低速の動作となることによつて、通電時の
能力向上と停電時の消費電力の減少とを実現する
ことを目的とする。
(ニ) 発明の構成
本発明は、ホールト命令が実行されたとき動作
を停止するホールト機能を有し、ホールド端子に
所定レベルの信号が印加されているとき、前記ホ
ールト命令の実行によりホールド状態となるマイ
クロコンピユータであつて、システムのクロツク
信号を作成するための周波数信号を発生する発振
回路と、前記ホールト命令の実行によつてセツト
され所定の信号によつてリセツトされその出力に
よつて前記発振回路の発振を制御する第１のフリ
ツプフロツプと、前記発振回路の発振出力を所定
の周波数に分周する分周回路と、該分周回路の分
周出力と前記発振出力とを切り換え、システムの
クロツク信号を作成するクロツクジエネレータに
印加する切換え回路と、前記ホールド端子に所定
レベルの信号が印加されたことを検出し前記切換
回路を制御する第２のフリツプフロツプとを備
え、ホールド機能中にセツトされた前記第１のフ
リツプフロツプが所定の信号によつてリセツトさ
れ動作停止が解除されたとき、前記切換回路は分
周出力を選択し、システムの動作速度が低下する
構成であり、前記第１のフリツプフロツプをリセ
ツトする所定信号が少なくとも時刻計時用の信号
であるものである。
を停止するホールト機能を有し、ホールド端子に
所定レベルの信号が印加されているとき、前記ホ
ールト命令の実行によりホールド状態となるマイ
クロコンピユータであつて、システムのクロツク
信号を作成するための周波数信号を発生する発振
回路と、前記ホールト命令の実行によつてセツト
され所定の信号によつてリセツトされその出力に
よつて前記発振回路の発振を制御する第１のフリ
ツプフロツプと、前記発振回路の発振出力を所定
の周波数に分周する分周回路と、該分周回路の分
周出力と前記発振出力とを切り換え、システムの
クロツク信号を作成するクロツクジエネレータに
印加する切換え回路と、前記ホールド端子に所定
レベルの信号が印加されたことを検出し前記切換
回路を制御する第２のフリツプフロツプとを備
え、ホールド機能中にセツトされた前記第１のフ
リツプフロツプが所定の信号によつてリセツトさ
れ動作停止が解除されたとき、前記切換回路は分
周出力を選択し、システムの動作速度が低下する
構成であり、前記第１のフリツプフロツプをリセ
ツトする所定信号が少なくとも時刻計時用の信号
であるものである。
(ホ) 実施例
第１図は本発明の実施例を示すマイクロコンピ
ユータの一部ブロツク図である。発振回路１は、
外部端子にセラミツク発振子、水晶発振子、ある
いは、Ｒ，Ｃ（抵抗、コンデンサ）回路を接続す
ることにより、所定周波数の信号、例えば、
200KHzあるいは400KHzの信号を発振出力する。
分周回路２は、例えば、1/4分周回路であり、発
振回路１から印加された発振出力CLK１の周波
数を分周し、分周出力CLK２を出力する。発信
出力CLK１と分周回路CLK２は共に切換回路３
に印加され、切換回路３は、制御信号CHGによ
つて制御され、発振出力CLK１あるいは分周出
力CLK２のいずれか一方を選択的にクロツクジ
エネレータ４に出力する。クロツクジエネレータ
４は切換回路３から出力された信号CLKに基い
て、マイクロコンピユータの動作を制御するクロ
ツク信号CPを作成し、内部の各回路に出力する。
即ち、マイクロコンピユータは、クロツク信号
CPによつて命令に従つた動作を行うのであり、
動作速度は切換回路３から出力される信号CLK
の周波数によつて決定される。
ユータの一部ブロツク図である。発振回路１は、
外部端子にセラミツク発振子、水晶発振子、ある
いは、Ｒ，Ｃ（抵抗、コンデンサ）回路を接続す
ることにより、所定周波数の信号、例えば、
200KHzあるいは400KHzの信号を発振出力する。
分周回路２は、例えば、1/4分周回路であり、発
振回路１から印加された発振出力CLK１の周波
数を分周し、分周出力CLK２を出力する。発信
出力CLK１と分周回路CLK２は共に切換回路３
に印加され、切換回路３は、制御信号CHGによ
つて制御され、発振出力CLK１あるいは分周出
力CLK２のいずれか一方を選択的にクロツクジ
エネレータ４に出力する。クロツクジエネレータ
４は切換回路３から出力された信号CLKに基い
て、マイクロコンピユータの動作を制御するクロ
ツク信号CPを作成し、内部の各回路に出力する。
即ち、マイクロコンピユータは、クロツク信号
CPによつて命令に従つた動作を行うのであり、
動作速度は切換回路３から出力される信号CLK
の周波数によつて決定される。
動作制御回路５は、ホールド端子６に印加され
る信号、インストラクシヨンデコーダ７
から出力されるHALT信号、入力回路８から印
加されるポート信号PA、及び、分周回路９から
印加される秒信号SECに基いて、制御信号
CSTOPあるいはCHGを出力し、発振回路１の発
振開始あるいは発振停止を制御すると共に、切換
回路３の切換を制御する。この動作制御回路５
は、第２図で詳しく示されるが、ホールト信号
HALTでセツトされ秒信号SEC及びポート信号
PAでリセツトされる第１のフリツプフロツプと、
ホールド信号、及び、ホールト信号
HALTでセツトされた第１のフリツプフロツプ
の出力信号が印加されてセツトされることによつ
て、マイクロコンピユータの動作を停止させたホ
ールド状態であることを検出する第２のフリツプ
フロツプとを有しており、第１のフリツプフロツ
プの出力が制御信号CSTOPとなり、第２のフリ
ツプフロツプの出力が制御信号CHGとなつてい
る。一方、インストラクシヨンデコーダ７は、プ
ログラムカウント（図示せず）で指定された
ROM（図示せず）のアドレスから順次送出され
る命令IRを解読し、その命令IRに基いた動作を
行うために各部回路を制御するものであり、特
に、動作の停止を行うホールト命令が実行された
ときにはホールト信号HALTを出力する。従つ
て、ホールト命令が実行されホールト信号
HALTが出力されると、制御信号CSTOPが出力
され、発振回路１の発振が停止されるので、クロ
ツクジエネレータ４からクロツク信号CPが出力
されなくなり、マイクロコンピユータの動作が停
止する。即ち、ホールト状態となる。また、ホー
ルト状態から復帰するのは秒信号SECあるいはポ
ート信号PAが出力されたときである。秒信号
SECは、マイクロコンピユータの動作停止と無関
係に常時動作している計時用発振回路１０の発振
出力STを分周する分周回路９の出力であり、例
えば、１Hzの信号である。即ち、秒信号SECによ
つて、１秒毎に定期的に動作の再開が為される。
一方、ポート信号PAは、所定の入力ポート１１
に所定レベルの信号が印加されたとき、その入力
ポート１１の入力回路８から出力される信号であ
る。即ち、入力ポート１１に所定レベルの信号を
印加することによつてホールト状態から脱出でき
るのである。ホールト状態が解除されると、プロ
グラムによつて、解除の原因を判定し、その原因
に対応するプログラムを実行するが、各プログラ
ムの最後には必ずホールト命令が設けられてある
ため、各プログラム終了後にはホールト信号
HALTによつて再び動作が停止しホールト状態
になる。
る信号、インストラクシヨンデコーダ７
から出力されるHALT信号、入力回路８から印
加されるポート信号PA、及び、分周回路９から
印加される秒信号SECに基いて、制御信号
CSTOPあるいはCHGを出力し、発振回路１の発
振開始あるいは発振停止を制御すると共に、切換
回路３の切換を制御する。この動作制御回路５
は、第２図で詳しく示されるが、ホールト信号
HALTでセツトされ秒信号SEC及びポート信号
PAでリセツトされる第１のフリツプフロツプと、
ホールド信号、及び、ホールト信号
HALTでセツトされた第１のフリツプフロツプ
の出力信号が印加されてセツトされることによつ
て、マイクロコンピユータの動作を停止させたホ
ールド状態であることを検出する第２のフリツプ
フロツプとを有しており、第１のフリツプフロツ
プの出力が制御信号CSTOPとなり、第２のフリ
ツプフロツプの出力が制御信号CHGとなつてい
る。一方、インストラクシヨンデコーダ７は、プ
ログラムカウント（図示せず）で指定された
ROM（図示せず）のアドレスから順次送出され
る命令IRを解読し、その命令IRに基いた動作を
行うために各部回路を制御するものであり、特
に、動作の停止を行うホールト命令が実行された
ときにはホールト信号HALTを出力する。従つ
て、ホールト命令が実行されホールト信号
HALTが出力されると、制御信号CSTOPが出力
され、発振回路１の発振が停止されるので、クロ
ツクジエネレータ４からクロツク信号CPが出力
されなくなり、マイクロコンピユータの動作が停
止する。即ち、ホールト状態となる。また、ホー
ルト状態から復帰するのは秒信号SECあるいはポ
ート信号PAが出力されたときである。秒信号
SECは、マイクロコンピユータの動作停止と無関
係に常時動作している計時用発振回路１０の発振
出力STを分周する分周回路９の出力であり、例
えば、１Hzの信号である。即ち、秒信号SECによ
つて、１秒毎に定期的に動作の再開が為される。
一方、ポート信号PAは、所定の入力ポート１１
に所定レベルの信号が印加されたとき、その入力
ポート１１の入力回路８から出力される信号であ
る。即ち、入力ポート１１に所定レベルの信号を
印加することによつてホールト状態から脱出でき
るのである。ホールト状態が解除されると、プロ
グラムによつて、解除の原因を判定し、その原因
に対応するプログラムを実行するが、各プログラ
ムの最後には必ずホールト命令が設けられてある
ため、各プログラム終了後にはホールト信号
HALTによつて再び動作が停止しホールト状態
になる。
一方、ホールド端子６には通常電源電圧を印加
しておき、停電時にホールド信号が“Ｌ”
となり、所定のプログラムが実行されてホールト
信号HALTが“Ｈ”となることによつて、マイ
クロコンピユータの動作を停止させたホールド状
態を検出する。通電時ホールド信号が
“Ｈ”である場合には制御信号CHGによつて切換
回路３は発振出力CLK１を選択している。停電
時、ホールド信号が“Ｌ”且つホールト
信号HALTが“Ｈ”の状態、即ちマイクロコン
ピユータが動作を停止したホールド状態にあると
き、秒信号SECによつて動作が開始する場合、制
御信号CHGによつて切換回路３は分周回路CLK
２を選択するので、このとき、マイクロコンピユ
ータの動作速度は分周回路２で分周された分だけ
遅くなる。
しておき、停電時にホールド信号が“Ｌ”
となり、所定のプログラムが実行されてホールト
信号HALTが“Ｈ”となることによつて、マイ
クロコンピユータの動作を停止させたホールド状
態を検出する。通電時ホールド信号が
“Ｈ”である場合には制御信号CHGによつて切換
回路３は発振出力CLK１を選択している。停電
時、ホールド信号が“Ｌ”且つホールト
信号HALTが“Ｈ”の状態、即ちマイクロコン
ピユータが動作を停止したホールド状態にあると
き、秒信号SECによつて動作が開始する場合、制
御信号CHGによつて切換回路３は分周回路CLK
２を選択するので、このとき、マイクロコンピユ
ータの動作速度は分周回路２で分周された分だけ
遅くなる。
第２図は、第１図に示された動作制御回路５、
発振回路１、分周回路２及び切換回路３の具体的
な論理回路図である。
発振回路１、分周回路２及び切換回路３の具体的
な論理回路図である。
第２図に於いて、動作制御回路５は、NAND
ゲート１２から成る第１のフリツプフロツプ１３
と、NANDゲート１４から成る第２のフリツプ
フロツプ１５とを有し、第１のフリツプフロツプ
１３のセツト入力にはインバータ１６を介して
ホールト信号HALTが印加され、リセツト入力
Ｒには、秒信号SECがNORゲート１７を介して
印加され、更に、ポート信号PAがANDゲート１
８及びNORゲート１７を介して印加される。ま
た、第１のフリツプフロツプ１３の出力はイン
バータ１９を介して制御信号CSTOPとして出力
される。第２のフリツプフロツプ１５のセツト入
力にはNANDゲート２０を介して制御信号
CSTOPが印加されると共に、インバータ２１，
２２，２３及びNANDゲート２０を介してホー
ルド信号が印加され、リセツト入力に
は、ホールド信号とリセツト信号RESET
が印加されたNANDゲート２４の出力がインバ
ータ２５及びNORゲート２６を介して印加され、
更に、ANDゲート２７の出力がNORゲート２６
を介して印加される。また、第２のフリツプフロ
ツプ１５の出力はインバータ２８を介して制御
信号をCHGとして出力され、制御信号CHGは
ANDゲート２７に印加される。このANDゲート
２７にはホールド信号がインバータ２１，
２２を介して印加され、ANDゲート２７の出力
はNORゲート１７，２６に印加される。
ゲート１２から成る第１のフリツプフロツプ１３
と、NANDゲート１４から成る第２のフリツプ
フロツプ１５とを有し、第１のフリツプフロツプ
１３のセツト入力にはインバータ１６を介して
ホールト信号HALTが印加され、リセツト入力
Ｒには、秒信号SECがNORゲート１７を介して
印加され、更に、ポート信号PAがANDゲート１
８及びNORゲート１７を介して印加される。ま
た、第１のフリツプフロツプ１３の出力はイン
バータ１９を介して制御信号CSTOPとして出力
される。第２のフリツプフロツプ１５のセツト入
力にはNANDゲート２０を介して制御信号
CSTOPが印加されると共に、インバータ２１，
２２，２３及びNANDゲート２０を介してホー
ルド信号が印加され、リセツト入力に
は、ホールド信号とリセツト信号RESET
が印加されたNANDゲート２４の出力がインバ
ータ２５及びNORゲート２６を介して印加され、
更に、ANDゲート２７の出力がNORゲート２６
を介して印加される。また、第２のフリツプフロ
ツプ１５の出力はインバータ２８を介して制御
信号をCHGとして出力され、制御信号CHGは
ANDゲート２７に印加される。このANDゲート
２７にはホールド信号がインバータ２１，
２２を介して印加され、ANDゲート２７の出力
はNORゲート１７，２６に印加される。
また、発振回路１は、シユミツトインバータ２
９、NORゲート３０、及び、インバータ３１と
を有し、インバータ２９の入力及びインバータ３
１の出力には、発振素子、例えば水晶振動子、セ
ラミツク振動子あるいはＲ，Ｃ回路を接続するた
めの端子OSC１及びOSC２が接続される。また、
NORゲート３０の一方の入力には、制御信号
CSTOPが入力され、発振が制御される。分周回
路２はＴ−FF３２，３３が接続された1/4分周回
路であり、Ｔ−FF３３の出力Ｑは制御信号
CSTOPによつて制御されるNORゲート３４を介
してANDゲート３５に印加される。ANDゲート
３５，３６及びORゲート３７は、切換回路３を
形成し、Ｄ−FF３８の出力及びインバーダ３９
の出力によつて発振回路１のNORゲート３０の
出力、即ち、発振出力CLK１と分周回路２の分
周出力CLK２とを切換えて出力する。Ｄ−FF３
８は制御信号CHGを発振出力CLK１によつて記
憶し切換え制御するものであり、また、Ｔ−FF
３２，３３はNORゲート４４及びインバータ４
１を介して制御信号CSTOPあるいはインバータ
３９の出力によつてセツト状態に保持される。
９、NORゲート３０、及び、インバータ３１と
を有し、インバータ２９の入力及びインバータ３
１の出力には、発振素子、例えば水晶振動子、セ
ラミツク振動子あるいはＲ，Ｃ回路を接続するた
めの端子OSC１及びOSC２が接続される。また、
NORゲート３０の一方の入力には、制御信号
CSTOPが入力され、発振が制御される。分周回
路２はＴ−FF３２，３３が接続された1/4分周回
路であり、Ｔ−FF３３の出力Ｑは制御信号
CSTOPによつて制御されるNORゲート３４を介
してANDゲート３５に印加される。ANDゲート
３５，３６及びORゲート３７は、切換回路３を
形成し、Ｄ−FF３８の出力及びインバーダ３９
の出力によつて発振回路１のNORゲート３０の
出力、即ち、発振出力CLK１と分周回路２の分
周出力CLK２とを切換えて出力する。Ｄ−FF３
８は制御信号CHGを発振出力CLK１によつて記
憶し切換え制御するものであり、また、Ｔ−FF
３２，３３はNORゲート４４及びインバータ４
１を介して制御信号CSTOPあるいはインバータ
３９の出力によつてセツト状態に保持される。
第２図に示された回路に於いて、電源投入時に
は、ホールド信号は“Ｈ”となり、また、
リセツト信号RESETが所定期間“Ｈ”となるた
め、インバータ２５の出力から“Ｈ”のパルスが
出力され、第１のフリツプフロツプ１３及び第２
のフリツプフロツプ１５は共にリセツト状態とな
り、各出力は“Ｈ”となる。即ち、制御信号
CSTOPは“Ｌ”であるから発振回路１の発振は
持続する。また、制御信号CHGも“Ｌ”である
からＤ−FF３８の出力Ｑは“Ｌ”となり、従つ
て、ANDゲート３６が導通し、発振出力CLK１
が選択され出力される。このとき、インバータ３
９の出力は“Ｈ”であるからＴ−FF３２，３３
はセツトされたままとなり、ANDゲート３５に
は“Ｌ”が印加される。この状態では、マイクロ
コンピユータは発信出力CLK１によつてクロツ
クパルスCPが作成されるので高速動作となる。
は、ホールド信号は“Ｈ”となり、また、
リセツト信号RESETが所定期間“Ｈ”となるた
め、インバータ２５の出力から“Ｈ”のパルスが
出力され、第１のフリツプフロツプ１３及び第２
のフリツプフロツプ１５は共にリセツト状態とな
り、各出力は“Ｈ”となる。即ち、制御信号
CSTOPは“Ｌ”であるから発振回路１の発振は
持続する。また、制御信号CHGも“Ｌ”である
からＤ−FF３８の出力Ｑは“Ｌ”となり、従つ
て、ANDゲート３６が導通し、発振出力CLK１
が選択され出力される。このとき、インバータ３
９の出力は“Ｈ”であるからＴ−FF３２，３３
はセツトされたままとなり、ANDゲート３５に
は“Ｌ”が印加される。この状態では、マイクロ
コンピユータは発信出力CLK１によつてクロツ
クパルスCPが作成されるので高速動作となる。
上述の状態に於いて、ホールト命令が実行され
るホールト信号HALTが“Ｈ”のパルスとなる
と、第１のフリツプフロツプ１３がセツトされ、
制御信号CSTOPは“Ｈ”となる。従つて、発振
回路１の発振が停止し、マイクロコンピユータの
動作が停止する。このとき、ホールド信号
HOLDは“Ｈ”であるため、制御信号CSTOP＝
“Ｈ”はNANDゲート２０によつて遮断されるた
め、第２のフリツプフロツプ１５はリセツト状態
のままである。そして、秒信号SECあるいはポー
ト信号PAが“Ｈ”のパルスになると、第１のフ
リツプフロツプ１３は再びリセツトされるため、
発振回路１の発振が再開する。
るホールト信号HALTが“Ｈ”のパルスとなる
と、第１のフリツプフロツプ１３がセツトされ、
制御信号CSTOPは“Ｈ”となる。従つて、発振
回路１の発振が停止し、マイクロコンピユータの
動作が停止する。このとき、ホールド信号
HOLDは“Ｈ”であるため、制御信号CSTOP＝
“Ｈ”はNANDゲート２０によつて遮断されるた
め、第２のフリツプフロツプ１５はリセツト状態
のままである。そして、秒信号SECあるいはポー
ト信号PAが“Ｈ”のパルスになると、第１のフ
リツプフロツプ１３は再びリセツトされるため、
発振回路１の発振が再開する。
一方、停電によつてホールド信号が
“Ｌ”となると、NANDゲート２０にはインバー
タ２３の出力“Ｈ”が印加されるため、第２のフ
リツプフロツプ15は制御信号CSTOPによつてセ
ツト可能な状態となる。即ち、第１のフリツプフ
ロツプ１３がリセツト状態で制御信号CSTOPが
“Ｌ”であるときには第２のフリツプフロツプ１
５はセツトされない。一方、ホールト命令が実行
されて第１のフリツプフロツプ１３がセツトされ
ると、制御信号CSTOPは“Ｈ”となり、第２の
フリツプフロツプ１５がセツトされる。しかし、
この状態では発振回路１が停止しているため、Ｄ
−FF３８は制御信号CHG＝“Ｈ”を入力せず、
従つて切換回路３は分周出力CLK２をまだ選択
していない。そこで、秒信号SECが“Ｈ”のパル
スとなると第１のフリツプフロツプ１３がリセツ
トされるが、このとき制御信号CSTOPが“Ｈ”
となることによつて、第２のフリツプフロツプ１
５がセツトされ、制御信号CHGが“Ｈ”となる。
従つて、発振回路１が発振を再開するため、Ｄ−
FF３８は制御信号CHG＝“Ｈ”を入力し、その
出力を“Ｈ”とする。よつて、ANDゲート３６
は発振出力CLK１を遮断し、ANDゲート３５は
分周出力CLK２を選択する。同時に、Ｔ−FF３
２，３３のセツトが解放されるため、クロツクジ
エネレータ４には1/4分周された分周出力CLK２
が印加され、マイクロコンピユータは低速動作と
なる。尚、マイクロコンピユータの動作が停止し
たホールド状態では、ANDゲート１８がポート
信号PAを遮断しているため、入力ポート１１に
所定レベルの信号を印加しても、動作を再開させ
ることはできない。即ち、秒信号SECのみが動作
を再開できるようにし、時刻計数という必要な動
作だけを行うことによつて、ホールド状態から再
開された動作での消費電力を最小限にしている。
また、マイクロコンピユータの動作が停止したホ
ールド状態において、停電等の回復でホールド信
号が“Ｈ”となると、制御信号CHG＝
“Ｈ”の印加されたANDゲート２７の出力が
“Ｈ”となるため、第１のフリツプフロツプ１３
及び第２のフリツプフロツプ１５はリセツトさ
れ、発振回路１の動作が再開され、切換回路３は
発振出力CLK１を選択する。従つて、マイクロ
コンピユータは高速動作の通常動作状態に復帰す
る。
“Ｌ”となると、NANDゲート２０にはインバー
タ２３の出力“Ｈ”が印加されるため、第２のフ
リツプフロツプ15は制御信号CSTOPによつてセ
ツト可能な状態となる。即ち、第１のフリツプフ
ロツプ１３がリセツト状態で制御信号CSTOPが
“Ｌ”であるときには第２のフリツプフロツプ１
５はセツトされない。一方、ホールト命令が実行
されて第１のフリツプフロツプ１３がセツトされ
ると、制御信号CSTOPは“Ｈ”となり、第２の
フリツプフロツプ１５がセツトされる。しかし、
この状態では発振回路１が停止しているため、Ｄ
−FF３８は制御信号CHG＝“Ｈ”を入力せず、
従つて切換回路３は分周出力CLK２をまだ選択
していない。そこで、秒信号SECが“Ｈ”のパル
スとなると第１のフリツプフロツプ１３がリセツ
トされるが、このとき制御信号CSTOPが“Ｈ”
となることによつて、第２のフリツプフロツプ１
５がセツトされ、制御信号CHGが“Ｈ”となる。
従つて、発振回路１が発振を再開するため、Ｄ−
FF３８は制御信号CHG＝“Ｈ”を入力し、その
出力を“Ｈ”とする。よつて、ANDゲート３６
は発振出力CLK１を遮断し、ANDゲート３５は
分周出力CLK２を選択する。同時に、Ｔ−FF３
２，３３のセツトが解放されるため、クロツクジ
エネレータ４には1/4分周された分周出力CLK２
が印加され、マイクロコンピユータは低速動作と
なる。尚、マイクロコンピユータの動作が停止し
たホールド状態では、ANDゲート１８がポート
信号PAを遮断しているため、入力ポート１１に
所定レベルの信号を印加しても、動作を再開させ
ることはできない。即ち、秒信号SECのみが動作
を再開できるようにし、時刻計数という必要な動
作だけを行うことによつて、ホールド状態から再
開された動作での消費電力を最小限にしている。
また、マイクロコンピユータの動作が停止したホ
ールド状態において、停電等の回復でホールド信
号が“Ｈ”となると、制御信号CHG＝
“Ｈ”の印加されたANDゲート２７の出力が
“Ｈ”となるため、第１のフリツプフロツプ１３
及び第２のフリツプフロツプ１５はリセツトさ
れ、発振回路１の動作が再開され、切換回路３は
発振出力CLK１を選択する。従つて、マイクロ
コンピユータは高速動作の通常動作状態に復帰す
る。
(ヘ) 発明の効果
上述の如く本発明によれば、ホールド状態に於
いて最少限必要な動作を行わせる場合、その動作
の速度を、通常状態よりも遅くすることにより、
ホールド状態での消費電力の減少と、計時動作の
如く不可欠な動作を行うことが可能となり、マイ
クロコンピユータの能力を十分に発揮することが
できる利点を有している。
いて最少限必要な動作を行わせる場合、その動作
の速度を、通常状態よりも遅くすることにより、
ホールド状態での消費電力の減少と、計時動作の
如く不可欠な動作を行うことが可能となり、マイ
クロコンピユータの能力を十分に発揮することが
できる利点を有している。
第１図は本発明の実施例を示すブロツク図、第
２図は第１図に示された一部ブロツクの具体的な
論理回路図である。 主な図番の説明、１……発振回路、２……分周
回路、３……切換回路、４……クロツクジエネレ
ータ、５……動作制御回路、６……ホールド端
子、７……インストラクシヨンデコーダ、８……
入力回路、９……分周回路、１０……計時用発振
回路、１１……入力ポート。
２図は第１図に示された一部ブロツクの具体的な
論理回路図である。 主な図番の説明、１……発振回路、２……分周
回路、３……切換回路、４……クロツクジエネレ
ータ、５……動作制御回路、６……ホールド端
子、７……インストラクシヨンデコーダ、８……
入力回路、９……分周回路、１０……計時用発振
回路、１１……入力ポート。
Claims (1)
- １ ホールト命令が実行されたとき動作を停止す
るホールト機能を有し、ホールド端子に所定レベ
ルの信号が印加されているとき前記ホールト命令
の実行によりホールド状態となるマイクロコンピ
ユータであつて、システムのクロツク信号を作成
するための周波数信号を発生する発振回路と、前
記ホールト命令の実行によつてセツトされ所定の
信号によつてリセツトされ、その出力によつて前
記発振回路の発振を制御する第１のフリツプフロ
ツプと、前記発振回路の発振出力を所定の周波数
に分周する分周回路と、該分周回路の分周出力と
前記発振出力とを切り換え、システムのクロツク
信号を作成するクロツクジエネレータに印加する
切換回路と、前記ホールド端子の入力及び前記第
１のフリツプフロツプの出力によつてセツトさ
れ、前記ホールド端子の入力によつてリセツトさ
れる第２のフリツプフロツプと、前記発振回路の
発信出力によつて前記第２のフリツプフロツプの
出力を保持し、その保持出力によつて前記切換回
路の切換動作及び前記分周回路の分周動作を制御
する第３のフリツプフロツプと、を備え、高速動
作状態から前記ホールト命令が実行されて前記第
１のフリツプフロツプがセツトされた後、前記第
１のフリツプフロツプが所定の信号によつてリセ
ツトされて前記発振回路が発振開始すると、前記
切換回路は前記第３のフリツプフロツプの保持出
力によつて高速動作のための前記発振回路の発振
出力を選択し、前記ホールド端子に所定レベルの
信号が印加されると共に前記ホールト命令が実行
され前記第２のフリツプフロツプがセツトされて
ホールド状態となつた後、前記第１のフリツプフ
ロツプが所定の信号によつてリセツトされて前記
発振回路が発振開始すると、前記切換回路は前記
第３のフリツプフロツプの反転保持出力によつて
低速動作のための前記分周回路の分周出力を選択
し、該分周回路の分周出力が選択された低速動作
状態において必要な動作が実行された後、前記ホ
ールト命令が実行されて前記第１のフリツプフロ
ツプがセツトされると、前記発振回路は前記第１
のフリツプフロツプのセツト出力によつて発振動
作を停止することを特徴とするマイクロコンピユ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59026259A JPS60169919A (ja) | 1984-02-14 | 1984-02-14 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59026259A JPS60169919A (ja) | 1984-02-14 | 1984-02-14 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60169919A JPS60169919A (ja) | 1985-09-03 |
| JPH0426127B2 true JPH0426127B2 (ja) | 1992-05-06 |
Family
ID=12188264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59026259A Granted JPS60169919A (ja) | 1984-02-14 | 1984-02-14 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169919A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0740212B2 (ja) * | 1989-03-16 | 1995-05-01 | 三洋電機株式会社 | 分周回路 |
| JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146926A (en) * | 1978-05-10 | 1979-11-16 | Nec Corp | Computer system |
| JPS5514609U (ja) * | 1978-07-10 | 1980-01-30 | ||
| JPS58137023A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | １チツプマイクロコンピユ−タ |
-
1984
- 1984-02-14 JP JP59026259A patent/JPS60169919A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60169919A (ja) | 1985-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0150316B1 (en) | Clock generator | |
| US5261082A (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| JPH0450629B2 (ja) | ||
| JPH0736141B2 (ja) | 低消費電力携帯情報器 | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| JP3829916B2 (ja) | マイクロコンピュータ | |
| JPH0128408B2 (ja) | ||
| JPH04348410A (ja) | マイクロコンピュータ | |
| JPS60169919A (ja) | マイクロコンピユ−タ | |
| JPH0114552B2 (ja) | ||
| JPS6118021A (ja) | デ−タ処理装置 | |
| JPS6148726B2 (ja) | ||
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS61281318A (ja) | 半導体集積回路 | |
| JPH0431620Y2 (ja) | ||
| JPS6333806B2 (ja) | ||
| JPH0431621Y2 (ja) | ||
| JPH04171516A (ja) | リセット回路 | |
| JPH11298250A (ja) | 水晶発振回路の起動システム | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPS6348203B2 (ja) | ||
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPS62105217A (ja) | 信号発生回路 |