JPS62107318A - ＬＳｉの内部回路構造 - Google Patents
ＬＳｉの内部回路構造Info
- Publication number
- JPS62107318A JPS62107318A JP24700385A JP24700385A JPS62107318A JP S62107318 A JPS62107318 A JP S62107318A JP 24700385 A JP24700385 A JP 24700385A JP 24700385 A JP24700385 A JP 24700385A JP S62107318 A JPS62107318 A JP S62107318A
- Authority
- JP
- Japan
- Prior art keywords
- register
- input
- data
- lsi
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＬＳｉの内部回路構造に係り、特にその機能を
低下することなしに、回路規模を縮小するのに好適なＬ
Ｓｉの内部回路方式に関する。
低下することなしに、回路規模を縮小するのに好適なＬ
Ｓｉの内部回路方式に関する。
従来の回路構成は第３図に示す構成乞とっていた。
まずオ６図において１がカスタムＬＳｉ、２゜５が人出
カバソファ、４がレジスタである。
カバソファ、４がレジスタである。
従来の回路構成では牙５図を見るとわかる様に入出力バ
ッファ２から３に流れるデータと入出力バッファ３から
２に流れるデータのためにそれぞれ専用のレジスタを持
っている。このためデータ数が多くなればなる種回路規
模が太き（なる。つまり、１６ビツトのバスでは３２個
のレジスタが必要となり、３２ビツトバスでは６４個も
のレジスタが必要となり、カスタムＬＳｉの中でレジス
タの占める割合が非常に高くなる。またレジスタのゲー
ト構成を見ると１ビット当り１０ゲート前後と多くのゲ
ートｖ使用しており、回路規模の縮小は否めず、必然的
にＬ８ｉ形状が太き（なり、また開発費、開発期間が高
く、長くなるという欠点を有していた。
ッファ２から３に流れるデータと入出力バッファ３から
２に流れるデータのためにそれぞれ専用のレジスタを持
っている。このためデータ数が多くなればなる種回路規
模が太き（なる。つまり、１６ビツトのバスでは３２個
のレジスタが必要となり、３２ビツトバスでは６４個も
のレジスタが必要となり、カスタムＬＳｉの中でレジス
タの占める割合が非常に高くなる。またレジスタのゲー
ト構成を見ると１ビット当り１０ゲート前後と多くのゲ
ートｖ使用しており、回路規模の縮小は否めず、必然的
にＬ８ｉ形状が太き（なり、また開発費、開発期間が高
く、長くなるという欠点を有していた。
本発明の目的は機能を低下することなしに容積を小さく
することができるＬＳｉの内部回路構造を提供すること
にある。
することができるＬＳｉの内部回路構造を提供すること
にある。
すなわち、本発明では複数の入出力バツファ−にデータ
ーバスを介して連がる共用レジスタを設げると共に、こ
の共用レジスタの入力側に前記複数の入出力バッファの
出力を選択して前記レジスタに入力するデータセレクタ
を設ける。
ーバスを介して連がる共用レジスタを設げると共に、こ
の共用レジスタの入力側に前記複数の入出力バッファの
出力を選択して前記レジスタに入力するデータセレクタ
を設ける。
以下、本発明の実施例を才１図により説明する。才１図
に本発明による内部回路のブロック図を示す。５がデー
タセレクタである。矛１図に示す様に本発明では、入出
力バッファ２から５、入出力バク７ア３から２へ流れる
両方向の１データ′を１つのレジスタ４で処理する様に
しへつまりレジスタ４の前段に入出力バッファ２から３
，３から２へ流れるデータを選択するセレクタ５を設け
た。このセレクタに外部から入出力の選択信号を入力し
データを選択する。この。
に本発明による内部回路のブロック図を示す。５がデー
タセレクタである。矛１図に示す様に本発明では、入出
力バッファ２から５、入出力バク７ア３から２へ流れる
両方向の１データ′を１つのレジスタ４で処理する様に
しへつまりレジスタ４の前段に入出力バッファ２から３
，３から２へ流れるデータを選択するセレクタ５を設け
た。このセレクタに外部から入出力の選択信号を入力し
データを選択する。この。
ことによりゲート数を１ビット当り５〜１０ゲート削減
することができ、扱うデータのビット数が多いもの程有
効である。たとえば、５２ビツトバスのデータでは１６
０〜３００ゲートを削減することができる。
することができ、扱うデータのビット数が多いもの程有
効である。たとえば、５２ビツトバスのデータでは１６
０〜３００ゲートを削減することができる。
さらに、ＬＳｉの内部の構成乞、１”２図の様にレジス
タ４を通過しないスルーパス１０を設げ、レジスタの後
段にセレクタ６を設けることにより、入出力バツ７ア３
側の１６ビツトアクセスの外部機器において１６ビツト
の同時性を必要とするものに対してもＣＰＵ自身のアク
セスタイミングで読み出し、書き込みすることができる
。
タ４を通過しないスルーパス１０を設げ、レジスタの後
段にセレクタ６を設けることにより、入出力バツ７ア３
側の１６ビツトアクセスの外部機器において１６ビツト
の同時性を必要とするものに対してもＣＰＵ自身のアク
セスタイミングで読み出し、書き込みすることができる
。
なお、セレクタ７は入出力バッファ６からの入力データ
を、入出力バッファ２側の機器が選択して取込むための
セレクタである。
を、入出力バッファ２側の機器が選択して取込むための
セレクタである。
本発明によれば、レジスタの入力前段にセレクタを設け
ることにより、従来の回路構成に比べて大巾に回路規模
ン縮小することができた。
ることにより、従来の回路構成に比べて大巾に回路規模
ン縮小することができた。
これによりＬＳｉの開発において小形比倍低価。
格化、開発期間の短縮をすることができた。このことに
より電子機器の小形・低価格化を促進することができた
。
より電子機器の小形・低価格化を促進することができた
。
才１図は、本発明の実施例を示す内部ブロック図１才２
図は、本発明による異なる実施例を示す内部ブロック図
２才５図は、従来構造によるブロック図である。 ＋−Ｌ Ｓ ｉ、２・３・・・入出力バツ７ア、４・・
・レジスタ、５−６−７・・・セレクタ。
図は、本発明による異なる実施例を示す内部ブロック図
２才５図は、従来構造によるブロック図である。 ＋−Ｌ Ｓ ｉ、２・３・・・入出力バツ７ア、４・・
・レジスタ、５−６−７・・・セレクタ。
Claims (1)
- 複数の入出力バッファに、データーバスを介して連がる
共用レジスタを設けると共に、この共用レジスタの入力
側に前記複数の入出力バッファの出力を選択して前記レ
ジスタに入力するデータセレクタを設けたことを特徴と
するＬＳｉの内部回路構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24700385A JPS62107318A (ja) | 1985-11-06 | 1985-11-06 | ＬＳｉの内部回路構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24700385A JPS62107318A (ja) | 1985-11-06 | 1985-11-06 | ＬＳｉの内部回路構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62107318A true JPS62107318A (ja) | 1987-05-18 |
Family
ID=17156932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24700385A Pending JPS62107318A (ja) | 1985-11-06 | 1985-11-06 | ＬＳｉの内部回路構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62107318A (ja) |
-
1985
- 1985-11-06 JP JP24700385A patent/JPS62107318A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418976A (en) | Processing system having a storage set with data designating operation state from operation states in instruction memory set with application specific block | |
| JPS62107318A (ja) | ＬＳｉの内部回路構造 | |
| US6647450B1 (en) | Multiprocessor computer systems with command FIFO buffer at each target device | |
| JPH04323747A (ja) | 中央演算処理装置 | |
| JPH01230125A (ja) | レジスタの部分的更新機能を持つデータ処理装置 | |
| JPS6145338A (ja) | 評価用マイクロコンピユ−タｌｓｉ | |
| JPS6116357A (ja) | デ−タ転送装置 | |
| JPS59123957A (ja) | デジタル信号演算装置 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JPH04237346A (ja) | マイクロプロセッサシステム | |
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPS62224852A (ja) | デイジタル・シグナル・プロセツサ | |
| JP2814543B2 (ja) | 信号選択伝送回路とそのタスク処理方法 | |
| JPS6321928B2 (ja) | ||
| JPH04113469A (ja) | 論理シミュレーションプロセッサ | |
| JPS63142446A (ja) | アドレス生成方式 | |
| JPS6020657U (ja) | チツプセレクト装置 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPH06124228A (ja) | メモリアクセス方式 | |
| JPS63153629A (ja) | デ−タフオ−マツト変換装置 | |
| JPH0234017A (ja) | ディジタル信号処理装置 | |
| JPH02153451A (ja) | バス制御方式 | |
| JPH04177697A (ja) | 半導体メモリ | |
| JPH0561809A (ja) | 半導体集積回路のメモリ制御回路 |