JPS62108331A - ハ−ドウエアコマンドの発行方式 - Google Patents

ハ−ドウエアコマンドの発行方式

Info

Publication number
JPS62108331A
JPS62108331A JP60249845A JP24984585A JPS62108331A JP S62108331 A JPS62108331 A JP S62108331A JP 60249845 A JP60249845 A JP 60249845A JP 24984585 A JP24984585 A JP 24984585A JP S62108331 A JPS62108331 A JP S62108331A
Authority
JP
Japan
Prior art keywords
command
register
commands
data
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60249845A
Other languages
English (en)
Inventor
Kaoru Ando
薫 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60249845A priority Critical patent/JPS62108331A/ja
Publication of JPS62108331A publication Critical patent/JPS62108331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、オペレータ指示による本体系装置の制御、特
にそのためのハードウェアコマンド(CCiコマンド)
の発行方式に関する。
〔従来の技術〕
中央処理装置CPU、主記憶装置MSU、主犯t!1制
御装置MCU、チャネルプロセッサCHP。
システムパワーコントローラSPCなどの本体系装置を
オペレータが制御する際CCi  (CPTJ−コンソ
ールインタフェース)コマンドを発行するが、従来方式
ではこれはサービスプロセッサSvPと論理的に接続さ
れているカレント装置1台に対しICC1コマンドを発
行するという要領で行なっている。
CCiコマンドはCCi  UN iT、 CMR。
AR,DR,の形をしている。最初のCCi  UNi
Tでコマンド実行の対象となる装置を指定し、次のCM
Rはコマンドレジスタ(CMR)にセットする値つまり
コマンドを、次のARはアドレスレジスタ(AR)にセ
ントする値つまりアドレスを、最後のDRはデータレジ
スタ(D R)にセットする値つまりデータを示してい
る。CCiコマンドはオペレータがコンソールより投入
する。第6図に示すように、コマンドCCi  CPU
0゜FF、FFFF、FFFFの投入があるとsvpは
先ず対象装置CCt  UNiT本例ではCPU0を、
システムコンソールインタフェースSCiのユニットセ
レクトレジスタUSRにセットする。
USRは第4図に示すように32ビツトからなり(本例
では)、その各1ビツトが本体系装置MCUO,CPU
0.・・・・・・MSU3,5PCIに対応する。本例
では8〜15.24〜31ビツトは不使用である。対象
装置をUSRにセントするのは、該当ビットを1にする
(又は0にする)ことにより行なう。本例では対象装置
はCPU0であるからUSRのCPU0のビットを1に
する。次いでsvpは各データFF、FFFF、FFF
FをCPU0のレジスタCMR,AR,DRヘセットす
る。レジスタへのデータセットが終了したのちオペレー
タはコマンドバリッドを発行する。これはSCiのラッ
チに取込まれ、次いでCPU0へ入力されてコマンドを
実行させる。他の本体系装置を動作させるには、同様操
作を繰り返す。即ち第5図に示すように、USR,CM
R,AR。
DRのセット、コマンドバリッド発行によるコマンドの
実行、を各対象装置毎に繰り返す。
〔発明が解決しようとする問題点〕
このCCiコマンドで動作する本体系装置は、現在SV
Pと論理的に接続されているカレント装置1台である。
そこで、複数の装置にハードウェアコマンド(CCiコ
マンド)を実行させるときオペレータは、カレント装置
の切換えを行なった後火の装置に対するCCiコマンド
を発行し、それを実行させ、か−る操作を繰り返してゆ
く。このためコマンド実行に時間差が生じてしまう。
それ成木発明は、オペレータによる複数回のコマンド発
行、カレント装置の切換えの介在による各装置の動作タ
イミングの時間差をなくし、1度のコマンド発行、同実
行指示により、複数装置に対して同時に同−又は異なる
コマンドの実行を可能にしようとするものである。
〔問題点を解決するための手段〕
本発明は、本体系装置の動作を直接オペレータ指示によ
り実行させるハードウェアコマンドの発行方式において
、ハードウェアコマンドに複数の対象装置指示情報及び
各対象装置に対するコマンド、アドレス及びデータを含
ませ、該ハードウェアコマンドを一旦バッファに蓄え、
該バッファよりシステム−コンソールインタフェースの
ユニットセレクトレジスタ及び各対象装置の該当レジス
タへ転送し、転送終了でコマンドバリッドを発行して全
対象装置に同時にコマンド実行させることを特徴とする
ものである。
〔作用〕
上記のようにすると、オペレータがカレント装置の切換
えをすること無しに複数のコマンドを複数の装置に対し
発行して一度のオペレーションで実行させることができ
る。これにより各装置に対するコマンド送出のハードウ
ェア的な時間差がなくなり、同時に複数コマンドを複数
装置に対して発行して実行させることができる。
〔実施例〕
本発明の実施例を第1図に示す。本発明ではCCiコマ
ンドを次の如き形式にする。
CCi UNiT/ UNiT/ UNiT・・・・・
・、  CMRの値、  ARの値。
ORの値                  ・・・
・・・ (1)CCi UNiT、  CMRの値、 
ARの値、  ORの値/UNiT。
CMHの値、  ARの値、  ORの値/UNiT、
CMRの値・・・・・・(n) 上記(1)、  (II)の混合     ・・・・・
・(I[I)(I)の形式のコマンドは各装置に同じコ
マンドを与えるとき使用し、(n)の形式のコマンドは
各装置に異なるコマンドを与えるとき使用する。
第1図は上記(III)の形式の場合で、最初の対象装
置はCPU0.そしてCMR等のレジスタの値はFF、
1234.5678、次の対象装置はMSUO,レジス
タの値は0.FF、FFFF、次の対象装置はMCUO
とCHPO、レジスタの値はFF、0.1234である
。オペレータが入力するか−る内容のCCtコマンドは
一旦コマントバッファに格納し、SVPが該バッファよ
り各装置のCMR,AR,DRへ逐次セットする。第3
図はコマンドバッファを示す。第1図ではコマンドバッ
ファは図示していないがSVP内にあり、該バッファに
データが入力されるとSvPは■SCiのUSRの該当
ビット(前記の如く、コマンド発行の対象となる装置に
対応するビット)を1にする。次に■対象となる装置(
上記のビット1で分る)のCMRXARSDRへ実行さ
せたいコマンド、アドレス、データをセットする。これ
ら■、■の処理は、SetコマンドのCCi  UNi
Tで指定された対象装置毎に逐次行なわれ、全対象装置
に対するセットが終るまで繰り返される。
これにはカレント装置の切換が必要であるが、これもS
VPが逐次行なう。コマンド行で指定された全装置に対
する上記処理が終ると、■該全装置に対応するUSHの
ビットを1にして(■の処理で1にしたビットは当該装
置に対する処理が終り次第クリヤされる)、対象となる
装置を再指定し、次に該U’SRの全ビットのオアをと
ってそれが1であれば■コマンドバリッドを発行して全
装置−斉に、CMRに設定されているコマンドを実行さ
せる。第2図に上記の処理をフローチャートで示す。
〔発明の効果〕
こうして本発明では複数装置に対して同−又は異なるコ
マンドを発行し、該コマンドを同時に実行させることが
でき、CCiコマンドの実行時間の短縮あるいは各装置
における同時コマンド実行によるタイミングテスト等を
行なうことができ、甚だ有効である。
【図面の簡単な説明】
、第1図は本発明の実施例を示すブロック図、第2図は
レジスタ設定要領を示すフローチャート、第3図はコマ
ンドバッファの説明図、第4図はUSRの説明図、第5
図は従来の設定要領を示すフローチャート、第6図は従
来のコマンド実行要領を説明する図である。 図面でCPU、MSU、MCU・・・・・・は本体系装
置、CCiはハードウェアコマンド、CMRはコマンド
レジスタ、ARはアドレスレジスタ、DRはデータレジ
スタ、SCiはシステム−コンソールインタフェース、
USRはユニットセレクトレジスタである。

Claims (1)

  1. 【特許請求の範囲】 本体系装置の動作を直接オペレータ指示により実行させ
    るハードウェアコマンドの発行方式において、 ハードウェアコマンドに複数の対象装置指示情報及び各
    対象装置に対するコマンド、アドレス及びデータを含ま
    せ、 該ハードウェアコマンドを一旦バッファに蓄え、該バッ
    ファよりシステム−コンソールインタフェースのユニッ
    トセレクトレジスタ及び各対象装置の該当レジスタへ転
    送し、 転送終了でコマンドバリッドを発行して全対象装置に同
    時にコマンド実行させることを特徴とするハードウェア
    コマンドの発行方式。
JP60249845A 1985-11-07 1985-11-07 ハ−ドウエアコマンドの発行方式 Pending JPS62108331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60249845A JPS62108331A (ja) 1985-11-07 1985-11-07 ハ−ドウエアコマンドの発行方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60249845A JPS62108331A (ja) 1985-11-07 1985-11-07 ハ−ドウエアコマンドの発行方式

Publications (1)

Publication Number Publication Date
JPS62108331A true JPS62108331A (ja) 1987-05-19

Family

ID=17199036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60249845A Pending JPS62108331A (ja) 1985-11-07 1985-11-07 ハ−ドウエアコマンドの発行方式

Country Status (1)

Country Link
JP (1) JPS62108331A (ja)

Similar Documents

Publication Publication Date Title
IE53976B1 (en) Multi-processor automatic test system
JPS62108331A (ja) ハ−ドウエアコマンドの発行方式
JPH06103460B2 (ja) プログラム転送方式
KR920007949B1 (ko) 컴퓨터 주변장치 제어기
JPH05282242A (ja) バス制御方式
JPS6217776B2 (ja)
JP2747153B2 (ja) 応答信号振分方式
JPS62119657A (ja) Dmaチエイン制御方式
JP2555580B2 (ja) 記憶装置制御方式
SU779996A1 (ru) Устройство дл обмена данными
JPS6288002A (ja) 遠隔制御方式
JPH0351944A (ja) バッファメモリ制御装置
JPS60136853A (ja) デ−タ転送方式
JPS6385953A (ja) 入出力制御装置
JPS613261A (ja) チヤネル・パスの強制切替え制御方式
JPS6244858A (ja) マイクロプログラムロ−ド方式
JPS62121537A (ja) Tssにおけるライブラリ検索方式
JPH04195236A (ja) 情報処理装置
JPS594735B2 (ja) チヤネルセイギヨホウシキ
JPH01106252A (ja) 周辺制御装置
JPH0316652B2 (ja)
JPH04346150A (ja) データ転送処理システム
JPS62280940A (ja) デ−タ処理装置
JPS6258339A (ja) 命令先取り制御装置
JPS62196739A (ja) 通信制御装置におけるマイクロプログラム実行軌跡スタツク制御方式