JPH04195236A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04195236A JPH04195236A JP29589290A JP29589290A JPH04195236A JP H04195236 A JPH04195236 A JP H04195236A JP 29589290 A JP29589290 A JP 29589290A JP 29589290 A JP29589290 A JP 29589290A JP H04195236 A JPH04195236 A JP H04195236A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- length
- data length
- transfer address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のチャネルによりデータ転送が行なわれる
情報処理装置に関し、特に前記チャネルからのデータ転
送要求を制御するデータ転送制御方式に関する。
情報処理装置に関し、特に前記チャネルからのデータ転
送要求を制御するデータ転送制御方式に関する。
従来、この種の情報処理装置ではバイブライン制−によ
り複数のチャネルからのデータ転送要求を連続して処理
するためデータ転送に必要なアドレスとデータ長を記憶
しているレジスタファイルの更新も連続して行なわれる
ためファームウェア処理のためのレジスタファイルの書
込み動作は、データ転送が終了するまで実行が抑止され
る方式%式% 〔発明が解決しようとする課題〕 上述した従来のデータ転送11111方式は、データ転
送中にページオーバーやデータチエイン等のノア−ムラ
エア処理要求を検出したとき、ファームウェア割込み要
求を指示し、転送アドレスまたは、転送データ長の変更
を行なわなければならず、他のチャネルからのデータ転
送要求がある場合は、前記のファームウェア処理よりも
データ転送によるレジスタファイルの更新が優先される
ため、全てのデータ転送が終了するまでファームウェア
処理が実行できず、オーバーランが起きるという欠点が
ある。
り複数のチャネルからのデータ転送要求を連続して処理
するためデータ転送に必要なアドレスとデータ長を記憶
しているレジスタファイルの更新も連続して行なわれる
ためファームウェア処理のためのレジスタファイルの書
込み動作は、データ転送が終了するまで実行が抑止され
る方式%式% 〔発明が解決しようとする課題〕 上述した従来のデータ転送11111方式は、データ転
送中にページオーバーやデータチエイン等のノア−ムラ
エア処理要求を検出したとき、ファームウェア割込み要
求を指示し、転送アドレスまたは、転送データ長の変更
を行なわなければならず、他のチャネルからのデータ転
送要求がある場合は、前記のファームウェア処理よりも
データ転送によるレジスタファイルの更新が優先される
ため、全てのデータ転送が終了するまでファームウェア
処理が実行できず、オーバーランが起きるという欠点が
ある。
本発明の目的は、データ転送中にページオーバーやデー
タチエイン等のファームウェア処理要求を検出したとき
、他のチャネルからのデータ転送要求があった場合に必
ずしもそのデータ転送が終了するまで持つことなく前記
ファームウェアの処理を実行することのできる情報処理
l!胃を提供することである。
タチエイン等のファームウェア処理要求を検出したとき
、他のチャネルからのデータ転送要求があった場合に必
ずしもそのデータ転送が終了するまで持つことなく前記
ファームウェアの処理を実行することのできる情報処理
l!胃を提供することである。
本発明の情報処理装置は、
複数のグループに分割された複数のチャネルのデータ転
送アドレスとデータ長がそれぞれ格納される複数のレジ
スタファイルと、 該複数のレジスタファイルに格納されている複数のチャ
ネルのデータ転送アドレスとデータ長の中から、データ
転送が要求されたチャネルのデータ転送アドレスとデー
タ長を選択する第1のセレクタと、 第1のセレクタにより選択されたチャネルのデータ転送
アドレスとデータ長にもとづいて、次回のデータ転送の
データ転送アドレスとデータ長を計算する演算器と、 各レジスタファイルに対応して設けられ、前記演算!l
k:より計算された前記次回のデータ転送アドレスとデ
ータ長、またはファームウェア処理によって新規に、書
込まれるデータ転送アドレスとデータ長を選択する複数
の第2のセレクタと、データ転送要求を受けると第1の
セレクタを制御してデータ転送が要求されたチャネルの
データ転送アドレスとデータ長を選択させ、選択された
データ転送アドレスとデータ長にもとづいて前記演算器
に次回のデータ転送アドレスとデータ長を計算させたの
ら、第2のセレクタを制御して前記次回のデータ転送ア
ドレスとデータ長を選択させ、前記データ転送が要求さ
れたチャネルのデータ転送アドレスとデータ長が格納さ
れているレジスタファイルに書込ませて当該チャネルの
データ転送アドレスとデータ長を更新させ、ファームウ
ェア処理によるデータ転送アドレスとデータ長の新規書
込み要求を受けると、第2のセレクタを制御して前記フ
ァームウェア処理によるデータ転送アドレスとデータ長
を選択させ、前記ファームウェア処理を行なうチャネル
のデータ転送アドレスとデータ長が格納されるレジスタ
ファイルに当該データ転送アドレスとデータ長を新規に
裏込ま辺るレジスタファイル制御回路とを有する。
送アドレスとデータ長がそれぞれ格納される複数のレジ
スタファイルと、 該複数のレジスタファイルに格納されている複数のチャ
ネルのデータ転送アドレスとデータ長の中から、データ
転送が要求されたチャネルのデータ転送アドレスとデー
タ長を選択する第1のセレクタと、 第1のセレクタにより選択されたチャネルのデータ転送
アドレスとデータ長にもとづいて、次回のデータ転送の
データ転送アドレスとデータ長を計算する演算器と、 各レジスタファイルに対応して設けられ、前記演算!l
k:より計算された前記次回のデータ転送アドレスとデ
ータ長、またはファームウェア処理によって新規に、書
込まれるデータ転送アドレスとデータ長を選択する複数
の第2のセレクタと、データ転送要求を受けると第1の
セレクタを制御してデータ転送が要求されたチャネルの
データ転送アドレスとデータ長を選択させ、選択された
データ転送アドレスとデータ長にもとづいて前記演算器
に次回のデータ転送アドレスとデータ長を計算させたの
ら、第2のセレクタを制御して前記次回のデータ転送ア
ドレスとデータ長を選択させ、前記データ転送が要求さ
れたチャネルのデータ転送アドレスとデータ長が格納さ
れているレジスタファイルに書込ませて当該チャネルの
データ転送アドレスとデータ長を更新させ、ファームウ
ェア処理によるデータ転送アドレスとデータ長の新規書
込み要求を受けると、第2のセレクタを制御して前記フ
ァームウェア処理によるデータ転送アドレスとデータ長
を選択させ、前記ファームウェア処理を行なうチャネル
のデータ転送アドレスとデータ長が格納されるレジスタ
ファイルに当該データ転送アドレスとデータ長を新規に
裏込ま辺るレジスタファイル制御回路とを有する。
複数のグループに分割されたすべてのチャネルのデータ
転送アドレスとデータ長がそれぞれ複数のレジスタファ
イルに格納されるので、データ転送中にページオーバー
やデータチエイン等のファ−ムラエア処理要求を検出し
たときに他チャネルからのデータ転送要求があっても、
ファームウェア処理要求を検出したときデータ転送中で
あったチャネルと新たなデータ転送要求のあったチャネ
ルのデータ転送アドレスとデータ長が同一のレジスタフ
ァイルに格納される場合でない限りは、新たなデータ転
送が終了するまで持つことなく要求のあったファームウ
ェアの処理を実行することができるのでオーバーランが
起きず、また、両チャネルのデータ転送アドレスとデー
タ長が同一・のレジスタファイルに競合して格納される
場合でも競合による支障時間が従来に比して大巾に短縮
される。
転送アドレスとデータ長がそれぞれ複数のレジスタファ
イルに格納されるので、データ転送中にページオーバー
やデータチエイン等のファ−ムラエア処理要求を検出し
たときに他チャネルからのデータ転送要求があっても、
ファームウェア処理要求を検出したときデータ転送中で
あったチャネルと新たなデータ転送要求のあったチャネ
ルのデータ転送アドレスとデータ長が同一のレジスタフ
ァイルに格納される場合でない限りは、新たなデータ転
送が終了するまで持つことなく要求のあったファームウ
ェアの処理を実行することができるのでオーバーランが
起きず、また、両チャネルのデータ転送アドレスとデー
タ長が同一・のレジスタファイルに競合して格納される
場合でも競合による支障時間が従来に比して大巾に短縮
される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の情報処理の一実施例のブロック図であ
る。
る。
この情報処理装置はレジスタファイル111゜112、
・・・、11mとレジスタファイル制御回路12とセレ
クタ131,132.・・・、13mと演算器14とセ
レクタ15を含んでいる。
・・・、11mとレジスタファイル制御回路12とセレ
クタ131,132.・・・、13mと演算器14とセ
レクタ15を含んでいる。
レジスタファイル111,112.・・・、11mには
各々のレジスタファイルに割当てられたチャネルのデー
タ転送アドレスと転送データ長が格納される。すなわち
、レジスタファイル111にはチャネル番号1.2.・
・・、nのチャネルのデータ転送アドレスとデータ長が
格納され、レジスタファイル112にはチャネル番号(
n+1>、(n→−2)、・・・、2nのチャネルのデ
ータ転送アドレスとデータ長が格納されるという具合に
すべてのチャネルのデータ転送アドレスとデータ長が分
割されてレジスタファイル111,112.・・・。
各々のレジスタファイルに割当てられたチャネルのデー
タ転送アドレスと転送データ長が格納される。すなわち
、レジスタファイル111にはチャネル番号1.2.・
・・、nのチャネルのデータ転送アドレスとデータ長が
格納され、レジスタファイル112にはチャネル番号(
n+1>、(n→−2)、・・・、2nのチャネルのデ
ータ転送アドレスとデータ長が格納されるという具合に
すべてのチャネルのデータ転送アドレスとデータ長が分
割されてレジスタファイル111,112.・・・。
11mに格納されている。セレクタ15は、各レジスタ
ファイル111,112.・・・、11mからリードデ
ータfにより、データ転送が要求されているチャネル番
号すのチャネルのデータ転送アドレスとデータ長を選択
してデータ転送チャネルの転送アドレス・データ長qと
して出力する。演算器14はセレクタ15からデータ転
送チャネルの転送アドレス・データ長Qを人力して次回
のデータ転送アドレスとデータ長を計算して次回のデー
タ転送アドレス・データ長りを出力する。セレクタ13
+、132.・・・、13mは演算器14から出力され
た次回のデータ転送アドレス・データ長h、またはファ
ームウェア処理によって新規にレジスタファイル111
,112.・・・、11mに書込まれるデータ転送アド
レス・データ長Cを選択してレジスタファイル111,
112.・・・。
ファイル111,112.・・・、11mからリードデ
ータfにより、データ転送が要求されているチャネル番
号すのチャネルのデータ転送アドレスとデータ長を選択
してデータ転送チャネルの転送アドレス・データ長qと
して出力する。演算器14はセレクタ15からデータ転
送チャネルの転送アドレス・データ長Qを人力して次回
のデータ転送アドレスとデータ長を計算して次回のデー
タ転送アドレス・データ長りを出力する。セレクタ13
+、132.・・・、13mは演算器14から出力され
た次回のデータ転送アドレス・データ長h、またはファ
ームウェア処理によって新規にレジスタファイル111
,112.・・・、11mに書込まれるデータ転送アド
レス・データ長Cを選択してレジスタファイル111,
112.・・・。
11mに出力する。レジスタファイル制御回路12はデ
ータ転送要求上が発生するとセレクタ15を制御してデ
ータ転送要求ヂャネル番号すのチャネルのデータ転送ア
ドレスとデータ長をレジスタファイルリードデータf中
から選択させ、選択されたデータ転送アドレス・データ
長Qにもとづいて演算器14により計算された次回のデ
ータ転送アドレス・データ長りをセレクタ131゜13
2、・・・、13mを制御して選択させて、チャネル番
号すのチャネルのデータ転送アドレスとデータ長が格納
されているレジスタファイル131゜132、・・・、
13mにレジスタ書込み信号eを送って書込ませてチャ
ネル番号すのチャネルのデータ転送アドレスとデータ長
を更新させる。また、レジスタファイル制御回路2は、
ファームウェア処理によるデータ転送アドレスとデータ
長の新規書込み要求kが発生すると、セレクタ131゜
132、・・・、13mを制御してファームウェア処理
によるデータ転送アドレスとデータ長の新規書込みデー
タCを選択させ、ファームウェア処理チャネル番号aの
チャネルのデータ転送アドレスとデータ長を格納させる
レジスタファイル131゜132、・−・、13mに書
込み信号eを送出して新規書込みデータCが示夏データ
転送アドレスとデータ長を書込ませる。
ータ転送要求上が発生するとセレクタ15を制御してデ
ータ転送要求ヂャネル番号すのチャネルのデータ転送ア
ドレスとデータ長をレジスタファイルリードデータf中
から選択させ、選択されたデータ転送アドレス・データ
長Qにもとづいて演算器14により計算された次回のデ
ータ転送アドレス・データ長りをセレクタ131゜13
2、・・・、13mを制御して選択させて、チャネル番
号すのチャネルのデータ転送アドレスとデータ長が格納
されているレジスタファイル131゜132、・・・、
13mにレジスタ書込み信号eを送って書込ませてチャ
ネル番号すのチャネルのデータ転送アドレスとデータ長
を更新させる。また、レジスタファイル制御回路2は、
ファームウェア処理によるデータ転送アドレスとデータ
長の新規書込み要求kが発生すると、セレクタ131゜
132、・・・、13mを制御してファームウェア処理
によるデータ転送アドレスとデータ長の新規書込みデー
タCを選択させ、ファームウェア処理チャネル番号aの
チャネルのデータ転送アドレスとデータ長を格納させる
レジスタファイル131゜132、・−・、13mに書
込み信号eを送出して新規書込みデータCが示夏データ
転送アドレスとデータ長を書込ませる。
本実施例の情報処理装置では、チャネル番号1〜nは、
同じレジスタファイル111にデータ転送アドレスとデ
ータ長が記憶されていて、チャネル番号(n+1)〜2
nのデータ転送アドレスとデータ長は同一のレジスタフ
ァイル112に記憶されている。この2つのレジスタフ
ァイル111と112に例をとれば、チャネル番号1に
対してファームウェア処]!!要求kが発生し、同時に
チャネル番号(n+1)のチャネルからデータ転送要求
1が発生した場合、チャネル番号1と(n+1;は異な
るレジスタファイルにデータ転送アドレスとデータ長が
記憶されているためチャネル番号1に対応するレジスタ
ファイル111はファームウェア処理を実行し、これと
併行してチャネル番号(n+1)に対応するレジスタフ
ァイル112にはデータ転送によるデータ転送アドレス
とデータ長の更新が行なわれる。すなわち、すべてのチ
ャネルのデータ転送アドレスとデータ長がm箇のレジス
タファイルに分割して格納されているので、データ転送
中にページオーバーヤデータチェイン等のファームウェ
ア処理要求が検出されたとき、他ヂャネルからデータ転
送要求があっても、両チャネルが同じレジスタファイル
で競合されていない限り、そのデータ転送が終了するま
で待つことなしにファームウェア処理を実行することが
できる。
同じレジスタファイル111にデータ転送アドレスとデ
ータ長が記憶されていて、チャネル番号(n+1)〜2
nのデータ転送アドレスとデータ長は同一のレジスタフ
ァイル112に記憶されている。この2つのレジスタフ
ァイル111と112に例をとれば、チャネル番号1に
対してファームウェア処]!!要求kが発生し、同時に
チャネル番号(n+1)のチャネルからデータ転送要求
1が発生した場合、チャネル番号1と(n+1;は異な
るレジスタファイルにデータ転送アドレスとデータ長が
記憶されているためチャネル番号1に対応するレジスタ
ファイル111はファームウェア処理を実行し、これと
併行してチャネル番号(n+1)に対応するレジスタフ
ァイル112にはデータ転送によるデータ転送アドレス
とデータ長の更新が行なわれる。すなわち、すべてのチ
ャネルのデータ転送アドレスとデータ長がm箇のレジス
タファイルに分割して格納されているので、データ転送
中にページオーバーヤデータチェイン等のファームウェ
ア処理要求が検出されたとき、他ヂャネルからデータ転
送要求があっても、両チャネルが同じレジスタファイル
で競合されていない限り、そのデータ転送が終了するま
で待つことなしにファームウェア処理を実行することが
できる。
以上説明したように本発明は、複数のチャネルを複数の
グループに分割して該グループとのチャ1 ネルのデ
ータ転送アドレスとデータ長がそれぞれ格納される複数
のレジスタファイルを設け、各レジスタファイルに対し
て要求されたチャネルのデータ転送とファームウェア処
IIによるデータ転送アドレスとデータ長の書込みを行
なうことにより、データ転送中にファームウェア処理要
求を検出したときに、他のチャネルからのデータ転送要
求があっても、データ転送中であったチャネルと新たな
データ転送要求のあったチャネルのデータ転送アドレス
とデータ長が同一のレジスタファイルに格納される場合
でrj L・P艮ソ、新たなデータ転送が終了するまで
持つことなくファームウェア処理の実行ができるのでオ
ーバーランが発生せず、また両ヂャネルのデータ転送ア
ドレスとデータ&が同一のレジスタファイルに格納され
る場合でも競合による支障時間が従来に比して大巾に短
縮されるという効果がある。
グループに分割して該グループとのチャ1 ネルのデ
ータ転送アドレスとデータ長がそれぞれ格納される複数
のレジスタファイルを設け、各レジスタファイルに対し
て要求されたチャネルのデータ転送とファームウェア処
IIによるデータ転送アドレスとデータ長の書込みを行
なうことにより、データ転送中にファームウェア処理要
求を検出したときに、他のチャネルからのデータ転送要
求があっても、データ転送中であったチャネルと新たな
データ転送要求のあったチャネルのデータ転送アドレス
とデータ長が同一のレジスタファイルに格納される場合
でrj L・P艮ソ、新たなデータ転送が終了するまで
持つことなくファームウェア処理の実行ができるのでオ
ーバーランが発生せず、また両ヂャネルのデータ転送ア
ドレスとデータ&が同一のレジスタファイルに格納され
る場合でも競合による支障時間が従来に比して大巾に短
縮されるという効果がある。
第1図は本発明の情報処理装置の一実施例のブロック図
である。 111.112.−・・、11m・・・レジスタファイ
ル、 12・・・レジスタファイル制御回路、131.132
、−.13m、15−セレクタ、14・・・演算器、 a・・・ファームウェア処理チャネル番号、b・・・デ
ータ転送要求チャネル番号、C・・・ファームウェア処
理書込みデータ(データ転送アドレス・データ長)、 d・・・セレクタ選択信号、 e・・・レジスタファイル書込み信号、f・・・レジス
タファイルリードデータ、Q・・・データ転送チャネル
の転送アドレス・データ長、 h・・・次回のデータ転送アドレス・データ長、k・・
・ツアームラIつ処理による新NA書込み要求、又・・
・データ転送要求。
である。 111.112.−・・、11m・・・レジスタファイ
ル、 12・・・レジスタファイル制御回路、131.132
、−.13m、15−セレクタ、14・・・演算器、 a・・・ファームウェア処理チャネル番号、b・・・デ
ータ転送要求チャネル番号、C・・・ファームウェア処
理書込みデータ(データ転送アドレス・データ長)、 d・・・セレクタ選択信号、 e・・・レジスタファイル書込み信号、f・・・レジス
タファイルリードデータ、Q・・・データ転送チャネル
の転送アドレス・データ長、 h・・・次回のデータ転送アドレス・データ長、k・・
・ツアームラIつ処理による新NA書込み要求、又・・
・データ転送要求。
Claims (1)
- 【特許請求の範囲】 1、複数のチャネルによりデータ転送が行なわれる情報
処理装置において、 複数のグループに分割された前記複数のチャネルのデー
タ転送アドレスとデータ長がそれぞれ格納される複数の
レジスタファイルと、 該複数のレジスタファイルに格納されている複数のチャ
ネルのデータ転送アドレスとデータ長の中から、データ
転送が要求されたチャネルのデータ転送アドレスとデー
タ長を選択する第1のセレクタと、 第1のセレクタにより選択されたチャネルのデータ転送
アドレスとデータ長にもとづいて、次回のデータ転送の
データ転送アドレスとデータ長を計算する演算器と、 各レジスタファイルに対応して設けられ、前記演算器に
より計算された前記次回のデータ転送アドレスとデータ
長、またはファームウェア処理によって新規に書込まれ
るデータ転送アドレスとデータ長を選択する複数の第2
のセレクタと、データ転送要求を受けると第1のセレク
タを制御してデータ転送が要求されたチャネルのデータ
転送アドレスとデータ長を選択させ、選択されたデータ
転送アドレスとデータ長にもとづいて前記演算器に次回
のデータ転送アドレスとデータ長を計算させたのち、第
2のセレクタを制御して前記次回のデータ転送アドレス
とデータ長を選択させ、前記データ転送が要求されたチ
ャネルのデータ転送アドレスとデータ長が格納されてい
るレジスタファイルに書込ませて当該チャネルのデータ
転送アドレスとデータ長を更新させ、ファームウェア処
理によるデータ転送アドレスとデータ長の新規書込み要
求を受けると、第2のセレクタを制御して前記ファーム
ウェア処理によるデータ転送アドレスとデータ長を選択
させ、前記ファームウェア処理を行なうチャネルのデー
タ転送アドレスとデータ長が格納されるレジスタファイ
ルに当該データ転送アドレスとデータ長を新規に書込ま
せるレジスタファイル制御回路とを有することを特徴と
する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295892A JP2553756B2 (ja) | 1990-11-01 | 1990-11-01 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2295892A JP2553756B2 (ja) | 1990-11-01 | 1990-11-01 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04195236A true JPH04195236A (ja) | 1992-07-15 |
| JP2553756B2 JP2553756B2 (ja) | 1996-11-13 |
Family
ID=17826513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2295892A Expired - Lifetime JP2553756B2 (ja) | 1990-11-01 | 1990-11-01 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553756B2 (ja) |
-
1990
- 1990-11-01 JP JP2295892A patent/JP2553756B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553756B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6131502B2 (ja) | ||
| JPH02227763A (ja) | データ転送制御システム | |
| JPH0619752B2 (ja) | データ転送方法及び装置 | |
| JP2008204456A (ja) | 複雑な非線形データの転送制御システム | |
| JPH0760423B2 (ja) | データ転送方式 | |
| JPH04195236A (ja) | 情報処理装置 | |
| JPH05282242A (ja) | バス制御方式 | |
| JPH0736806A (ja) | Dma方式 | |
| JP2540844B2 (ja) | デ−タ転送制御方法 | |
| JPS6024672A (ja) | ベクトル処理装置 | |
| JPH02136949A (ja) | 入出力制御装置 | |
| JPS60169946A (ja) | タスク制御方式 | |
| JPH0833869B2 (ja) | データ処理装置 | |
| JPS5931737B2 (ja) | 多重制御デ−タ処理システム | |
| JPH02228743A (ja) | 記憶装置間データ転送方式 | |
| JPS62144265A (ja) | デ−タ転送方式 | |
| JPS62219153A (ja) | Dmaコントロ−ラ | |
| JPH08106363A (ja) | マルチディスク装置 | |
| JPS6336021B2 (ja) | ||
| JPH03148730A (ja) | プロセスキュー処理方式 | |
| JPS6145343A (ja) | スワツプ制御方式 | |
| JPH04346150A (ja) | データ転送処理システム | |
| JPS63233429A (ja) | 付加プロセツサ制御方式 | |
| JPH0420490B2 (ja) | ||
| JPS63196903A (ja) | プログラマブルコントロ−ラ |