JPS62108603A - Ｆｍ検波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＦＭ（周波数変調）信号の検波を行う位相同期
型のＦＭ検波回路に関する。

〔概要〕

本発明は、位相比較器とそれに接続された低域ろ波器と
を含む位相同期型のＦＭ検波回路において、 入力端子に接続され上記位相比較器の第一の入力を与え
る第一の信号伝達回路と、入力端子に接続され上記位相
比較器の第二の入力を与える第二の信号伝達回路とを含
み、これら第一、第二の信号伝達回路の少なくとも一つ
の回路を、上記低域ろ波器の出力信号によりその周波数
伝達特性を変化させ、第一の入力と第二の入力の位相が
同期するよう帰還回路を構成することにより、従来、必
要とした電圧制御発振器を不要とし、それに伴うスプリ
アスや温度ドリフト等をなくし、回路動作の安定化を図
ったものである。

〔従来の技術〕

従来のＦＭ検波回路は基本構成を第８図に示すように位
相比較器１０３と低域ろ波器１０４と電圧発振器１０６
とからなる位相同期回路によって構成される。なお１０
５は増幅器である。この従来例のＦＭ検波回路は、入力
端子Ａに印加されるＦＭ変調入力（周波数または位相）
に対して電圧制御発振器１０６の信号周波数（または位
相）を追従させるように低域ろ波器１０４の出力の制御
電圧により電圧制御発振器１０６を制御する位相同期方
式を用い、この低域ろ波器１０４の制御電圧を取り出す
ことによって、ＦＭ人力信号に対してＦＭ検波出力を出
力端子Ｐより得る方式である。

〔発明が解決しようとする問題点〕

」二連した従来の位相同期型のＦＭ検波回路社は以下の
ような欠点がある。

第一に電圧制御発振器を有しているため、多くの場合電
圧制御発振器で発生する高次高調波を含むスプリアスが
他の回路ブロックに飛び込んで悪影響を与える。第二に
電圧制御発振器の発振周波数の温度によるドリフト笠が
存在し最悪の場合ロックはずれ等の誤動作も考えられる
。

本発明の目的は、電圧制御発振器を不要とした、従って
上記欠点を除去したＦＭ検波回路を提供することにある
。

〔問題点を解決するための手段〕

本発明は、位相比較器とその出力に接続された低域ろ波
器とを含む位相同期型のＦＭ検波回路において、入力端
子に接続され」１記位相比較器の第一の入力を与える第
一の信号伝達回路と、入力端子に接続され上記位相比較
器の第二の入力を与える第二の信号伝達回路と、を含み
、上記第一、第二の信号伝達回路の少なくとも−・つの
回路は、−１二記低域ろ波器の出力信号によりその周波
数伝達特性を変化させる構成であることを特徴とする。

〔作用〕

以下、本発明の作用原理を、第１図に示す本発明の一実
施例の基本的構成を示す回路図および第２図、第３図、
第４図に示す特性図を参照して説明する。

第１図において、本発明のＦＭ検波回路は、入力端子Ａ
より第一の信号伝達回路１０１を介して第一の入力とし
、さらに第二の信号伝達回路１０２を介して第二の入力
とする位相比較器１０３ａと、低域ろ波器１０４ａと、
低域ろ波器１０４ａの出力を増幅する増幅器１０５ａと
を含んでいる。第１図で、第二の信号伝達回路１０２は
、抵抗Ｒ１、Ｒ３とインダクタＬ１とコンデンサＣ１と
可変容量素子ＤＩ、Ｄ２と結合用のコンデンサＣ１とを
含む。また、低域ろ波器１０４ａは抵抗Ｒ２とコンデン
サＣ２とを含む。

また、Ｂ、Ｃはそれぞれ位相比較器１０３ａの第一、第
二の入力端子である。Ｓｌは、第二の信号伝達回路１０
２の周波数伝達特性を制御する制御端子である。端子Ｐ
は制御端子Ｓ１の出力を増幅器１０５ａで増幅して得ら
れる検波出力の出力端子である。

次に第１図を用いて本発明の作用原理を説明する。第１
図の可変容量素子Ｄ１、Ｄ２は互いに同一形状のもであ
り、電極間に与えられる電圧■。

によって容量値が第４図に示すように逆比例近似で変化
する特性がある。いま、電圧Ｖ　ａ　＋の時、可変容量
素子Ｄ１、Ｄ２の直列容量値をＣＸとすると可変容量素
子Ｄ１、Ｄ２とインダクタＬ　Ｌで構成される並列共振
回路のインピーダンスは次の（１１式で与えられる。

（１）式でＬｌはインダクタＬ　Ｉのインダクタンスで
ありωは角周波数である。−上記（１）式を図示したの
が第２図であり、周波数ｒ０が並列共振周波数であり、
第一の入力端子Ｂに対し第二の入力端子Ｃの電圧位相は
周波数がｆ　”ｃより小さいとき進相、ｆｃより大きい
とき遅相となる。周波数ｆｃは次の（２）式で与えられ
る。

さて、ここで端子Ｓ１の電圧Ｖｄを上記の状態のまます
なわち第二の信号伝達回路１０２が（１）式で示される
インピーダンスで決定される伝達関数で与えられるもの
と仮定し、しかも入力端子八〇人内周波数ｆが次の（３
）式で与えられるものとする。

ｆ＝ｆｃ＋Δｆ　　　　　　　　　（Ｈｚ）−（３１こ
の場合第２図より第二の入力端子Ｃの電圧位相θは次の
（４）式となる。

θ−−Δθ　　　　　　　　（度）−（４）ただしく４
）式では入力端子Ａと第一の入力端子Ｂの電圧位相は同
一でしかもこれを電圧位相基準として取り扱う。

一方、位相比較器１０３ａは、第一、第二の入力端子Ｂ
、Ｃ間の電圧位相差を検知してさらに低域ろ波器１０４
ａを通して制御端子Ｓ１に出力する機能を有し、制御端
子Ｓ１の電圧Ｖ、は次の（５）式で書き直される。

Ｖ　６＝　Ｄ　ａ　＋　＋　Ｋ　ａ　　・Δθ　　　　
　　（Ｖ　）−（５）（５）式でＫｄは位相比較器１０
３ａの変換効率を意味する。制御端子Ｓ１の電圧が（５
）式のように変換することにより、第４図より容量値Ｃ
８は次の（６）式で示すようにΔＣだけ減少する。

ＣＸ＝ＣＸ−Δθ　　　　　　　　（Ｆ　）−（６）従
って、（２）式で示される並列共振周波数ｆｃは次の（
７）式で与えられるｆｃ′に変化し第３図に示すように
なる。

このようにして、入力端子への人力周波数がΔｆだけ太
きく　　（ｆ、＋Δｆ）となると、位相比較器１０３ａ
と低域ろ波器】０４ａとによって第二の信号伝達回路１
０２の周波数伝達特性が制御され、第一の入力端子Ｂと
第二の入力端子Ｃの電圧位相差が圧縮されるように負帰
還が構成される。このことは入力端子Ａの入力周波数が
Δｆだげ小さくなった場合も同様なことがいえる。

以上のことをさらに論理的に解析すると以下のようにな
る。いま、低域ろ波器１０４ａの伝達関数をｆ　（ｓ）
　とすると、（５）式は次の（８）式に書き換えられる
。

Ｖａ　＝Ｋａ　　・Ｆ（ｓ）　　・（Ｑ１−００）　　
　−（８まただしく８）式では（５）式に含まれるオフ
セット電圧ｖｄ１を零と考え、さらにΔθは次の（９）
式で与えられるとする。

八〇＝θ１−θ。　　　　　　　　　　　　　　−（９
１（９）式でθ、およびθ。はそれぞれ第一の入力端子
Ｂ、第二の入力端子Ｃの電圧位相を意味する。

また端子Ｐの制御電圧Ｖｄに対する（９）式のθＧは次
の００）式で表される。

θ。−ＫＸ　、Ｖａ　　　　　　　　　　−００）（Ｉ
Ｏ）式でに、は第１図の第二の信号伝達回路１０２の位
相対電圧の変換効率を意味する。（９）式、００１式よ
り、第一の入力端子Ｂの電圧位相に対する第二の入力端
子Ｃの電圧位相の比、すなわち本発明の位相同期型のＦ
Ｍ検波回路における伝達関数Ｈ（ｓ）は次のＱ９式とな
る。

一〇′Ｄ ０１１式より明らかに、ＫＸ、に６、Ｆ（Ｓ）の値を大
きくするとθ。とＱ１はほとんど等しくなり、θ。とＱ
１との位相誤差を小さくできる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の基本的構成を示す回路図で
ある。本実施例の構成および動作の大要については、上
記〔作用〕の項で既に説明したので、ここでは第１図の
主要各部の具体的回路例とその動作について説明する。

第５図は第１図の位相比較器１０３ａの一例を示す回路
図である。第５図で、端子Ｔ１、Ｔ２およびＴ３、Ｔ４
はそれぞれ位相比較器１０３ａの第一の入力端子または
第二の入力端子に該当する。また端子Ｔ５は位相比較器
１０３８の出力端子であり、端子Ｔ６は電源端子である
。またＱ１〜Ｑ１２はトランジスタで、Ｑ７〜ＱｌＯは
Ｐ　Ｎ　ｌ）型であり、他はＮＰＮ型である。１０１は
定電流源を示す。第５図において端子ＴＩ、Ｔ２に入力
される第一の人力と、端子Ｔ３、Ｔ４に人力される第二
の入力は、トランジスタＱ１、Ｑ２の差動増幅器と、ト
ランジスタＱ３〜Ｑ６で構成される二重平衡差動増幅器
とによって、掛算回路が構成されることよって第一、第
二の人力信号の位相差が端子Ｔ５より出力される。

第６図は、第１図で示した低域ろ波器１０４ａの一例を
示す回路図である。第６図において端子Ｔ５は低域ろ波
器１０４ａの入力端子であり、Ｓｌはその出力となる制
御端子である。抵抗Ｒ１１、Ｒ１２とコンデンサＣ１ｌ
、ＣＩ２とによってラグリードフィルタが構成される。

第７図は第１図で示した第二の信号伝達回路１０２の半
導体集積回路で構成した場合の一例を示す回路図である
。第７図において、・ＮＰＮ型のトランジスタＱ３１〜
Ｑ３４の二重平衡差動増幅器と、ＮＰＮ型のトランジス
タＱ４１、Ｑ４２の差動増幅器と、抵抗Ｒ３１〜Ｒ３７
とコンデンサＣ３１、Ｃ３２とセラミック共振子Ｆ、３
１と、定電流源１３１、＋３２により構成される。ＶＣ
Ｃは電源端子であり、■は基準電圧印加端子である。端
子Ｓ４と接地間に接続されたセラミック共振子Ｆ３１は
、等価的にＬＣ並列共振回路を形成し、従って抵抗Ｒ３
１とセラミック共振子Ｆ３１とによる端子Ｓ４の電圧位
相の周波数特性は、上記第２図と同様となる。ここで抵
抗Ｒ３２と抵抗Ｒ３５との抵抗値が等しくさらにコンデ
ンサＣ３１とコンデンサＣ３２との容量値も等しいとし
、これらの値が次の０２式で与えられるものと仮定する
。

従って、入力端子Ａに基ｉ１＃、入力信号が印加されし
かも周波数がｆｃの場合、トランジスタＱ３１〜Ｑ３４
の二重平衡差動増幅器の電圧利得が互いに等しい状態で
、これに伝達される信号電圧は、セラミック共振信号Ｆ
３１の端子Ｓ４の信号電圧に対し、位相が等しくしかも
振幅が半分となりしかも抵抗Ｒ３５の両端の電圧ベクト
ルとコンデンサＣ３２の両端の電圧ベクトルのベクトル
和で与えられ、それぞれのベクトルの絶対値は０２式で
示されるように一致している。ここで入力端子Ａに周波
数がｆｃよりΔｆだけ高い基準入力電圧号に変わった場
合、端子＄４における電圧位相について、第２図から明
らかなように入力端子への電圧位相に対しΔθだけの位
相差が生じる。この信月電圧をトランジスタＱ３１〜Ｑ
３４の二重平衡差動増幅器の電圧利得が互いに等しい状
態で伝達すると、第二の信号伝達回路１０２の出力とな
る端子Ｔ３、Ｔ４には入力端子Ａに印加される基準入力
電圧に対してΔθだけの位相差を生じたものが出力され
る。ここで端子Ｓ２、Ｓ３を制御電圧によって制御する
ことにより、トランジスタＱ３１〜Ｑ３４の二重平衡差
動増幅器の電圧利得を制御し、第二の信号伝達回路１０
２の位相特性を制御する。　　　　　　。

なお、以上の実施・例においては、第一の信号伝達回路
は単に入力端子を位相比較回路の第一の入力端子との接
続線であり、第二の信号伝達回路を帰還回路としたが、
これはこの反対の構成でもよい。また第一の信号伝達回
路に第二の信号伝達回路に与えられる低域ろ波器の出力
信号とは逆相の帰還信号を与え両回路がそれぞれ帰還回
路を構成するようにしてもよい。

〔発明の効果〕

以上説明したように、本発明は、従来の電圧制御発振器
を用いずに、単に第一、第二の信号伝達回路を設けこれ
らの一方または゛両方の伝達関数を制御することによっ
てＷＩ−１ｉ′ＬにＩ？Ｍ検波が達成できる。従って本
発明は、電圧制御発振器を必要としないので従来電圧制
御発振器があるために発生した諸欠点を除去し、安定に
動作するＦＭ検波器が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の基本的構成を示す回路図。 第２図、第３図は第１図の第二の信号伝達回路の電圧位
相の周波数特性図。 第４図は第１図の可変容量素子の特性図。 第５図は第１図の位相比較器の一例を示す回路図。 第６図は第１図の低域ろ波器の一例を示す回路図。 第７図は第１図の第二の信号伝達回路の一例を示す信号
回路図。 第８図は一従来例を示すブロック構成図。 １０１・・・第一の信号伝達回路、１０２・・・第二の
信号伝達回路、１０３．１０３ａ・・・位相比較器、１
０４．１０４ａ・・・低域ろ波器、１０５．１．０５ａ
・・・増幅器、Ａ・・・入力端子、Ｂ・・・第一の入力
端子、Ｃ・・・第二の入力端子、ＣＩ、Ｃ２、Ｃ１１、
ＣＩ２、Ｃ３１、Ｃ３２・・・コンデンサ、ＤＩ、Ｄ２
・・・可変容量素子、Ｆ３１・・・セラミック共振子、
１０１．１３１、Ｉ３２・・・定電流源、■、１・・・
インダクタ、Ｐ・・・出力端子、Ｒ１−Ｒ３、Ｒ１１、
Ｒ１２、Ｒ３１〜Ｒ３７・・・抵抗、Ｓｌ・・・制御端
子、Ｔ１〜Ｔ６、Ｓ２、Ｓ４・・・端子、■・・・基準
電圧印加端子、ＶＣＣ・・・電源端子、Ｑ１〜Ｑ１２、
Ｑ３１〜Ｑ３４、Ｑ４１、Ｑ４２・・・トランジスタ。

Claims (1)

【特許請求の範囲】
1. （１）位相比較器とその出力に接続された低域ろ波器と
   を含む位相同期型のＦＭ検波回路において、入力端子に
   接続され上記位相比較器の第一の入力を与える第一の信
   号伝達回路と、 入力端子に接続され上記位相比較器の第二の入力を与え
   る第二の信号伝達回路と、 を含み、 上記第一、第二の信号伝達回路の少なくとも一つの回路
   は、上記低域ろ波器の出力信号によりその周波数伝達特
   性を変化させる構成であることを特徴とするＦＭ検波回
   路。