JPS62109331A - 半導体装置の組立て方法 - Google Patents
半導体装置の組立て方法Info
- Publication number
- JPS62109331A JPS62109331A JP60249443A JP24944385A JPS62109331A JP S62109331 A JPS62109331 A JP S62109331A JP 60249443 A JP60249443 A JP 60249443A JP 24944385 A JP24944385 A JP 24944385A JP S62109331 A JPS62109331 A JP S62109331A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- base
- chip
- wire bonding
- bonding unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07178—Means for aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、例えばＤＩＰ Ｃデュアル・インライン・
パッケージ）の集積回路のような半導体チップと導線で
接続されたリードの端部を露出させて樹脂封止する半導
体装置の組立て方法に関する。
パッケージ）の集積回路のような半導体チップと導線で
接続されたリードの端部を露出させて樹脂封止する半導
体装置の組立て方法に関する。
第３図はＤＩＰの集積回路を示し、導体基板２の上に固
定されたＩＣチップ１の電極とリード３とを導ｖＡ４に
よって接続し、リードの脚部を露出させて樹脂５によっ
てモールドして組立てられる。 このような集積回路の組立ては、従来第４図（ａｌに示
すようにＩＣチップ１をリードフレーム１０のマウント
部２にグイボンディング装置を用いてグイボンディング
し、バッチ処理で例えば２時間のキュア処理を施して接
着する６次いで第４図０）に示すようにリードフレーム
をワイヤボンディング装置の基台６１上に置き、押さえ
具６２を用いて固定したのち導線４をボンディングして
、ＩＣチップｌの電極とリードフレームのリード部３と
接続する。 しかしこの方法では、高価なグイボンディング装置を必
要とすること、キュア処理のために連続作業でワイヤボ
ンディングを行うことができないことなどの欠点がある
。さらに導線４がチップＩの肩部に接触する、いわゆる
エツジタッチを避けるためには、第５図に示すようにマ
ウント部２をリード部３より低くしたパッドダウン方式
のリードフレームを使用せねばならなかった。
定されたＩＣチップ１の電極とリード３とを導ｖＡ４に
よって接続し、リードの脚部を露出させて樹脂５によっ
てモールドして組立てられる。 このような集積回路の組立ては、従来第４図（ａｌに示
すようにＩＣチップ１をリードフレーム１０のマウント
部２にグイボンディング装置を用いてグイボンディング
し、バッチ処理で例えば２時間のキュア処理を施して接
着する６次いで第４図０）に示すようにリードフレーム
をワイヤボンディング装置の基台６１上に置き、押さえ
具６２を用いて固定したのち導線４をボンディングして
、ＩＣチップｌの電極とリードフレームのリード部３と
接続する。 しかしこの方法では、高価なグイボンディング装置を必
要とすること、キュア処理のために連続作業でワイヤボ
ンディングを行うことができないことなどの欠点がある
。さらに導線４がチップＩの肩部に接触する、いわゆる
エツジタッチを避けるためには、第５図に示すようにマ
ウント部２をリード部３より低くしたパッドダウン方式
のリードフレームを使用せねばならなかった。
本発明は、上述の欠点を除去して高価なグイボンディン
グ装置を必要とせず、連続作業が可能でまた導線のエツ
ジタッチのおそれのない半導体装置の組立て方法を提供
することを目的とする。
グ装置を必要とせず、連続作業が可能でまた導線のエツ
ジタッチのおそれのない半導体装置の組立て方法を提供
することを目的とする。
本発明によれば、半導体チップをワイヤボンディング装
置の基台上に基台に設けた吸引孔よりの真空吸引により
固定し、その基台上に別に固定されたリードと導線のボ
ンディングにより接続することにより、接着のためのダ
イボンディング工程を省略することができるため、上述
の目的が達成される。
置の基台上に基台に設けた吸引孔よりの真空吸引により
固定し、その基台上に別に固定されたリードと導線のボ
ンディングにより接続することにより、接着のためのダ
イボンディング工程を省略することができるため、上述
の目的が達成される。
第１図は本発明の一実、施例の工程を示し、第４図と共
通の部分には同一の符号が付されている。 この場合は第１図（ａ）に示すようにマウント部がなく
リード部３のみのリードフレーム１１を用いる。 このリードフレーム１１を第１図中）に示すようにワイ
ヤボンディング装置の基台６１上に押さえ具６２を用い
て固定し、チップは基台６１に明けられた吸引孔６３の
上に置き、真空に引くことにより固定する。 これによりワイヤボンディング装置を用いてチップ１に
接触させた導線４に超音波振動を加えることができ、リ
ード部３との間の接続が可能になる。 このようにワイヤボンディングすることにより、チップ
ｌは導線４によってリード部３に支持され、その後のモ
ールド工程により第２図に示すように樹脂５によって封
止することができる。
通の部分には同一の符号が付されている。 この場合は第１図（ａ）に示すようにマウント部がなく
リード部３のみのリードフレーム１１を用いる。 このリードフレーム１１を第１図中）に示すようにワイ
ヤボンディング装置の基台６１上に押さえ具６２を用い
て固定し、チップは基台６１に明けられた吸引孔６３の
上に置き、真空に引くことにより固定する。 これによりワイヤボンディング装置を用いてチップ１に
接触させた導線４に超音波振動を加えることができ、リ
ード部３との間の接続が可能になる。 このようにワイヤボンディングすることにより、チップ
ｌは導線４によってリード部３に支持され、その後のモ
ールド工程により第２図に示すように樹脂５によって封
止することができる。
以上述べたように、本発明は半導体チップをリードフレ
ームのマウント部に固着するのでなく、直接ワイヤボン
ディング装置の基台上に真空チャック方式により固定し
てリードとの導線接続を行うもので、高価なダイボンデ
ィング装置を必要とせず、バッチ処理のキュア工程がな
く、ワイヤボンディング装置への固定も真空吸引のみで
簡単にできるので連続作業が容易で、短時間に組立て工
程が終わるので半導体装置のコストダウンに極めて有効
である。また第２図から明らかなようにチップ面とリー
ドとの段差がないためエツジタッチのおそれがなく、信
鯨性の高い集積回路などの半導体装置を得ることができ
る。
ームのマウント部に固着するのでなく、直接ワイヤボン
ディング装置の基台上に真空チャック方式により固定し
てリードとの導線接続を行うもので、高価なダイボンデ
ィング装置を必要とせず、バッチ処理のキュア工程がな
く、ワイヤボンディング装置への固定も真空吸引のみで
簡単にできるので連続作業が容易で、短時間に組立て工
程が終わるので半導体装置のコストダウンに極めて有効
である。また第２図から明らかなようにチップ面とリー
ドとの段差がないためエツジタッチのおそれがなく、信
鯨性の高い集積回路などの半導体装置を得ることができ
る。
第１図は本発明の一実施例を示し、（ａｌは用いられる
リードフレームの断面図、（ｂｌはワイヤボンディング
時の断面図、第２図はでき上がったＤＩＰ集積回路の断
面図、第３図は従来のＤＩＰ集積回路の断面図、第４図
はその組立て工程を順に示す断面図、第５図は別の従来
のＤＩＰ’Ｊ積回路の断面図である。 １：半導体チップ、３：リード、４；導線、５：樹脂、
１１：リードフレーム、６１：ワイヤボンディング装置
基台、６３：真空吸引孔。 ：、 、、、：：４Ｆ ’、ｅｊｅＡ−ｉｉ、＋’、ｉ 、Ｌｊ ＬＪ ｋ
４ｅ；’、−：、’、”ｊパ：−Ｉ 第１図 第２図
リードフレームの断面図、（ｂｌはワイヤボンディング
時の断面図、第２図はでき上がったＤＩＰ集積回路の断
面図、第３図は従来のＤＩＰ集積回路の断面図、第４図
はその組立て工程を順に示す断面図、第５図は別の従来
のＤＩＰ’Ｊ積回路の断面図である。 １：半導体チップ、３：リード、４；導線、５：樹脂、
１１：リードフレーム、６１：ワイヤボンディング装置
基台、６３：真空吸引孔。 ：、 、、、：：４Ｆ ’、ｅｊｅＡ−ｉｉ、＋’、ｉ 、Ｌｊ ＬＪ ｋ
４ｅ；’、−：、’、”ｊパ：−Ｉ 第１図 第２図
Claims (1)
- １）半導体チップとリードとがワイヤボンディング装置
を用いて導線で接続され、リードの端部を露出させて樹
脂封止されるものの組立て方法において、半導体チップ
をワイヤボンディング装置の基台上に、基台に設けた吸
引孔よりの真空吸引により固定し、基台上に別に固定さ
れたリードと接続することを特徴とする半導体装置の組
立て方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249443A JPS62109331A (ja) | 1985-11-07 | 1985-11-07 | 半導体装置の組立て方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249443A JPS62109331A (ja) | 1985-11-07 | 1985-11-07 | 半導体装置の組立て方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109331A true JPS62109331A (ja) | 1987-05-20 |
Family
ID=17193043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249443A Pending JPS62109331A (ja) | 1985-11-07 | 1985-11-07 | 半導体装置の組立て方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03157944A (ja) * | 1989-11-15 | 1991-07-05 | Sony Corp | 半導体パッケージ |
-
1985
- 1985-11-07 JP JP60249443A patent/JPS62109331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03157944A (ja) * | 1989-11-15 | 1991-07-05 | Sony Corp | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH08255862A (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| KR100473261B1 (ko) | 반도체장치 | |
| JPH041503B2 (ja) | ||
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPS58207645A (ja) | 半導体装置 | |
| JPH02278740A (ja) | 半導体装置のパッケージング方法 | |
| JPS62109331A (ja) | 半導体装置の組立て方法 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0955407A (ja) | テープキャリア構造 | |
| JPH08236560A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| KR20010080023A (ko) | 반도체장치의 제조방법 | |
| JPS5972755A (ja) | 半導体装置 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JPS5847709Y2 (ja) | 樹脂封止形半導体素子 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH10154723A (ja) | 樹脂封止型半導体装置のワイヤボンド構造 | |
| KR200169834Y1 (ko) | 반도체 패키지 | |
| JPH0513624A (ja) | 半導体装置 | |
| KR0152934B1 (ko) | 반도체 패키지 | |
| JPH08306744A (ja) | 電子部品 | |
| JPH04365334A (ja) | 半導体装置 |