JPS62110A - 容量結合回路 - Google Patents
容量結合回路Info
- Publication number
- JPS62110A JPS62110A JP13936785A JP13936785A JPS62110A JP S62110 A JPS62110 A JP S62110A JP 13936785 A JP13936785 A JP 13936785A JP 13936785 A JP13936785 A JP 13936785A JP S62110 A JPS62110 A JP S62110A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- resistor
- capacitor
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体集積回路（以下、ＩＣと称する）にお
ける容量結合回路に関する。
ける容量結合回路に関する。
ＩＣ内において、エミッタホロワトランジスタのエミッ
タを他の回路に容量結合する容量結合回路としては、従
来、実公昭４７−２０４６０号公報に示されるような回
路が知られている。
タを他の回路に容量結合する容量結合回路としては、従
来、実公昭４７−２０４６０号公報に示されるような回
路が知られている。
この公報に記載されている容量結合回路を第２図及び第
３図を用いて説明する。
３図を用いて説明する。
第２図に示す回路は、エミッタホロワトランジスタＱｔ
の出力をトランジスタＱ−−Ｑｍによって構成される差
動増幅回路ＤＥで増幅するものである。ここで、上記公
報に記載される容量結合回路は、トランジスタＱ１のエ
ミッタを容量ＣＭを介して差動増幅回路ＤＥの入力端子
に与えるように構成される。
の出力をトランジスタＱ−−Ｑｍによって構成される差
動増幅回路ＤＥで増幅するものである。ここで、上記公
報に記載される容量結合回路は、トランジスタＱ１のエ
ミッタを容量ＣＭを介して差動増幅回路ＤＥの入力端子
に与えるように構成される。
第３図は容量ＣＭのＩＣ構造を示すものである。ＩＣ内
では、容量ＣＭはアルミニクム、絶縁層、半導体の組み
合せとして形成される。
では、容量ＣＭはアルミニクム、絶縁層、半導体の組み
合せとして形成される。
ＩＣ内の容量は上ｍｌのような構造をしているため、Ｉ
Ｃ内では、本来の容量ＣＭ （Ｍｅ ｔ ａ １ ）の
他に、容量ＣＭのＳｉ領域（Ｎｅｐｉ） とＩＣのア
イソレーション領域Ｐ＋との間に、寄生容量ＣＪ （Ｊ
ｕｎｃ目ｏｎ ） が形成される。ＩＣのアインレ
ーション領域Ｐ１は、ＩＣの接合分離のため１通常、ア
ース電位に設定される。このため、上記寄生容量ＣＪは
、容量ＣＭのＳｌ領域（Ｎｅｐｌ）とアースＧＮＤとの
間に形成される０ 第２図においては、容量ＣＭの端子のうち。
Ｃ内では、本来の容量ＣＭ （Ｍｅ ｔ ａ １ ）の
他に、容量ＣＭのＳｉ領域（Ｎｅｐｉ） とＩＣのア
イソレーション領域Ｐ＋との間に、寄生容量ＣＪ （Ｊ
ｕｎｃ目ｏｎ ） が形成される。ＩＣのアインレ
ーション領域Ｐ１は、ＩＣの接合分離のため１通常、ア
ース電位に設定される。このため、上記寄生容量ＣＪは
、容量ＣＭのＳｌ領域（Ｎｅｐｌ）とアースＧＮＤとの
間に形成される０ 第２図においては、容量ＣＭの端子のうち。
寄生容量ＣＪが形成される半導体側の端子Ｔ。
がトランジスタＱ、のエミッタに接続され、金属側の端
子Ｔ、が差動増幅回路の入力端子に接続される。
子Ｔ、が差動増幅回路の入力端子に接続される。
上述した容量結合回路の特徴は、容量ＣＭの接続構成が
上記の如く設定されているため、トランジスタＱ、のエ
ミッタから差動増幅回路四の入力端子までの信号減衰が
ないことである。これに対し、容量ＣＭの接続構成を上
記構成とは逆にすると、すなわち、半導体側の端子Ｔ、
差動増幅回路ＤＥの入力端子に接続するようにすると、
次式＜１）で示される減衰量Ａに従って信号減衰が生ず
る。
上記の如く設定されているため、トランジスタＱ、のエ
ミッタから差動増幅回路四の入力端子までの信号減衰が
ないことである。これに対し、容量ＣＭの接続構成を上
記構成とは逆にすると、すなわち、半導体側の端子Ｔ、
差動増幅回路ＤＥの入力端子に接続するようにすると、
次式＜１）で示される減衰量Ａに従って信号減衰が生ず
る。
しかしながら、上述した従来の容量結合回路の場合、寄
生容量ＣＪがトランジスタＱ、のエミッタに直接接続さ
れるため、トランジスタＱ、が容量負荷となる。その結
果、トランジスタＱ１の動作が不安定となったり１発振
が生じたりする。
生容量ＣＪがトランジスタＱ、のエミッタに直接接続さ
れるため、トランジスタＱ、が容量負荷となる。その結
果、トランジスタＱ１の動作が不安定となったり１発振
が生じたりする。
この発明は上記の事情に対処すべくなされたもので、Ｉ
Ｃ内でエミッタホロワトランジスタのエミッタを次段の
回路に容量結合するに際し、上記トランジスタの動作の
安定化、発振防止を図ることができる容量結合回路を提
供することを目的とする。
Ｃ内でエミッタホロワトランジスタのエミッタを次段の
回路に容量結合するに際し、上記トランジスタの動作の
安定化、発振防止を図ることができる容量結合回路を提
供することを目的とする。
この発明は、エミッタホロワトランジスタのエミッタと
容量の半導体側端子との間に抵抗を挿入することにより
、上記の目的を達成するものである。
容量の半導体側端子との間に抵抗を挿入することにより
、上記の目的を達成するものである。
以下、図面を参照してこの発明の実施例を詳細に説明す
る。
る。
第１図は、この発明の一実施例の構成を示す回路図であ
る。なお、第１図において、先の第２図と同一部には同
一符号を付す。
る。なお、第１図において、先の第２図と同一部には同
一符号を付す。
第１図において、Ｒ１は抵抗で、一端はトランジスタＱ
、のエミッタに接続され、他端は容° 量ＣＭの半導体
側端子Ｔ、に接続されている。
、のエミッタに接続され、他端は容° 量ＣＭの半導体
側端子Ｔ、に接続されている。
これにより、信号源Ｓ１からトランジスタＱ。
のペースに入力された信号は、トランジスタＱ１のエミ
ッタから抵抗Ｒ，に容ｔＣＭの直列接続回路を介して差
動増幅回路ＤＢの入力端子に与えられる。
ッタから抵抗Ｒ，に容ｔＣＭの直列接続回路を介して差
動増幅回路ＤＢの入力端子に与えられる。
このように、第１図に示す容量結合回路は。
トランジスタＱ１のエミッタと容量ＣＭの半導体側端子
Ｔ、 との間に％抵抗Ｒ，ｙｔ挿入し、トランジスタ
Ｑ、の負荷が容量負荷とならないようにすることＫより
、エミッタホロワトランジスタＱ、の発振及び不安定動
作を防ぐものでおる。
Ｔ、 との間に％抵抗Ｒ，ｙｔ挿入し、トランジスタ
Ｑ、の負荷が容量負荷とならないようにすることＫより
、エミッタホロワトランジスタＱ、の発振及び不安定動
作を防ぐものでおる。
なお、抵抗Ｒ，の値は、抵抗Ｒ８と寄生容量ＣＪとで構
成されるロワノやスフィルタのカットオフ周波数ｆＣ（
次式シ）参照）が、伝送する信号帯域の上限Ｃｆｍ、、
） より充分大きくなるように設定される。
成されるロワノやスフィルタのカットオフ周波数ｆＣ（
次式シ）参照）が、伝送する信号帯域の上限Ｃｆｍ、、
） より充分大きくなるように設定される。
ところで、トランジスタＱ、のエミッタと差動増幅回路
ＤＥの入力端子間での信号減衰を防ぐには、次式（３）
で示すように、抵抗Ｒ１の値を抵抗Ｒｔの値より充分小
さくすればよい。これＫより、抵抗Ｒ１と受は側口路イ
ンピーダンス（差動増幅回路ＤＥの入力インピーダンス
）である抵抗Ｒ２との抵抗分割による信号減衰が小さく
なり、従来回路と同じような減衰特性を確保することが
できる。
ＤＥの入力端子間での信号減衰を防ぐには、次式（３）
で示すように、抵抗Ｒ１の値を抵抗Ｒｔの値より充分小
さくすればよい。これＫより、抵抗Ｒ１と受は側口路イ
ンピーダンス（差動増幅回路ＤＥの入力インピーダンス
）である抵抗Ｒ２との抵抗分割による信号減衰が小さく
なり、従来回路と同じような減衰特性を確保することが
できる。
このようにこの発明によれば、エミッタホロワトランジ
スタの発振、不安定動作を防止することができる容量結
合回路を提供することができる。
スタの発振、不安定動作を防止することができる容量結
合回路を提供することができる。
第１図はこの発明の一実施例の構成を説明するための回
路図、第２図は従来の容量結合回路の構成を説明するた
めの回路図、第３図は容量のＩＣ構造の一例を示す図で
おる。 Ｑｌ・・・エミッタホロワトランジスタ、ＣＭ・・・容
量、Ｒ１・・・抵抗、ＤＥ・・・差動増幅回路。 出願人代理人弁理士 鈴 江 武 彦 第１図 第２図
路図、第２図は従来の容量結合回路の構成を説明するた
めの回路図、第３図は容量のＩＣ構造の一例を示す図で
おる。 Ｑｌ・・・エミッタホロワトランジスタ、ＣＭ・・・容
量、Ｒ１・・・抵抗、ＤＥ・・・差動増幅回路。 出願人代理人弁理士 鈴 江 武 彦 第１図 第２図
Claims (1)
- 【特許請求の範囲】 ベースに入力信号が印加されるエミッタホロワトランジ
スタと、 このエミッタホロワトランジスタのエミッタに一端が接
続される抵抗と、 金属、絶縁層、半導体の順で組み合わされ、上記半導体
側の端子が上記抵抗の他端に接続され、上記金属側の端
子が次段回路の入力端子に接続される容量とを具備し、
これらが半導体集積回路として構成されていることを特
徴とする容量結合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13936785A JPS62110A (ja) | 1985-06-26 | 1985-06-26 | 容量結合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13936785A JPS62110A (ja) | 1985-06-26 | 1985-06-26 | 容量結合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62110A true JPS62110A (ja) | 1987-01-06 |
| JPH0584964B2 JPH0584964B2 (ja) | 1993-12-03 |
Family
ID=15243675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13936785A Granted JPS62110A (ja) | 1985-06-26 | 1985-06-26 | 容量結合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62110A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4840149A (en) * | 1987-07-07 | 1989-06-20 | Toyota Jidosha Kabushiki Kaisha | Camshaft apparatus for an internal combustion engine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149056A (en) * | 1976-06-07 | 1977-12-10 | Nippon Telegr & Teleph Corp <Ntt> | Stability compensation method for emitter follower circuit |
-
1985
- 1985-06-26 JP JP13936785A patent/JPS62110A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149056A (en) * | 1976-06-07 | 1977-12-10 | Nippon Telegr & Teleph Corp <Ntt> | Stability compensation method for emitter follower circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4840149A (en) * | 1987-07-07 | 1989-06-20 | Toyota Jidosha Kabushiki Kaisha | Camshaft apparatus for an internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0584964B2 (ja) | 1993-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220255517A1 (en) | Amplifying device having high input impedance | |
| JPS62110A (ja) | 容量結合回路 | |
| JPH11205047A (ja) | 光受信器用トランスインピーダンスアンプ | |
| JPH0542166B2 (ja) | ||
| JPS645370Y2 (ja) | ||
| JPH04233813A (ja) | 広帯域増幅器 | |
| JPH08265065A (ja) | 増幅回路 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JPS6348980Y2 (ja) | ||
| JP2000252430A (ja) | 半導体集積回路 | |
| JPS5846568Y2 (ja) | 高周波トランジスタｃ級増幅器のバイアス回路 | |
| JP3161233B2 (ja) | フィルタ回路 | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPS63187923A (ja) | 広帯域ミキサ回路 | |
| JPS6025151Y2 (ja) | 水晶発振回路 | |
| JPH0241929Y2 (ja) | ||
| JPS5846567Y2 (ja) | 高周波トランジスタｃ級増幅器のバイアス回路 | |
| JPS6329294Y2 (ja) | ||
| JPH02145003A (ja) | 検波回路 | |
| JPH01256205A (ja) | 半導体集積回路 | |
| JPS615011U (ja) | 局部発振回路 | |
| JPS6331123B2 (ja) | ||
| JPS61234618A (ja) | スイツチング回路 | |
| JPH05243903A (ja) | ９０°移相回路 | |
| JPS60233850A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |