JPS6348980Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、いわゆるアクテイブ型の遅延回路に
関する。

背景技術とその問題点 従来、アクテイブ型の遅延回路として第１図の
回路がよく知られており、この回路の伝達関数は
式(1)で表わされる。

θ＝−2tanωCR₂（１／１−（ω／ω₀）²） τ₍〓₎＝2CR₂１−（ω／ω₀）²／（１−（ω／ω₀）²）
²＋（ｍω／ω₀）²…(1) この回路において、（ω／ω₀）＜１／４程度までは
、 e₂／e₁≒1τ≒2CRとみなせるので振幅は変わらず遅 延時間だけ変化し、アクテイブ型の遅延回路とし
て動作する。

ところがこの回路では、プリント基板の浮遊容
量Co₁や次段の入力容量Co₂の影響をうけて伝達
関数が変化して、周波数特性や位相特性が劣化す
る欠点がある。Coを考慮した場合の伝達関数は
式(2)のようになる。

e₂／e₁＝１＋S²−ms／１＋S²＋mS（１＋Ｋ（１＋S²）
）…(2) Ｋ＝C₀／Ｃ 考案の目的 本考案は、浮遊容量C₀の影響を全くうけない
周波数特性−位相特性の良いアクテイブ型の遅延
回路を提供するものである。

考案の概要 本考案は、エミツタ接地アンプとベース接地ア
ンプとにより構成し、上記エミツタ接地アンプの
エミツタより抵抗性負荷を介し上記ベース接地ア
ンプのエミツタへ入力し、上記エミツタ接地アン
プのコレクタより容量及びコイルを介し上記ベー
ス接地アンプのエミツタへ入力し、これらの２信
号を電流的に合成することにより、信号を遅延す
る遅延回路であつて、これによれば浮遊容量Co
の影響を全くうけない周波数特性−位相特性の良
いアクテイブ型の遅延回路を得ることができる。

実施例 第２図は、本発明の基本回路である。図におい
て、入力信号e₁とし、エミツタ接地アンプのトラ
ンジスタQ₁のベースに入力する。トランジスタ
Q₁のエミツタより抵抗性負荷を介してベース接
地アンプのトランジスタQ₂のエミツタへ入力さ
れるとともに、トランジスタQ₁のコレクタより
容量Ｃ及びコイルＬを介してトランジスタQ₂の
エミツタへ入力され、これらの信号電流の合成が
抵抗器R₅に流れ、信号e₅が出力される。

この場合、トランジスタQ₂はベース接地アン
プでありＰ点のインピーダンスを低くできるた
め、浮遊容量Co₁・Co₂の影響を無視できる。

さらにこの回路の伝達関数を求めると、 〔Z₄＝１−ω²LC／jωC i₁＝e₁／R₁，i₂＝e₁／R₂，i₄＝e₃／Z₄， i₅＝（i₂＋i₄） e₃＝−（i₁＋i₂＋i₄）R₃， e₅＝i₅R₅＝（i₂＋i₄）R₅〕 である。

まずi₄を求めると、 i₂＋i₄＝e₁／R₂＋e₃／Z₄＝e₁／R₂＋−（i₁＋i₂＋i₄）
R₃／Z₄ R₂Z₄（i₁＋i₄）＝Z₄e₁−R₂R₃（i₁＋i₂＋i₄） （Z₄＋R₃）R₂i₄＝Z₄e₁−（R₃＋Z₄）R₂i₁−R₂R₃i₂ ＝Z₄e₁−（R₃＋Z₄）R₂e₁／R₁−R₂R₃e₁／R₂＝e₁（R₁Z₄
−R₂R₃−R₂Z₄−R₁R₃／R₁） ∴i₄＝e₁（R₁−R₂）Z₄−（R₁＋R₂）R₃／R₁R₂（Z₄＋R₃
） R₁＝R₂とすると ∴i₄＝−e₁2R₃／R₂（Z₄＋R₃） となる。

次にe₅／e₁を求めると e₅／e₁＝（i₂＋i₄）R₅／e₁ ＝R₅／e₁（e₁／R₂−2R₃e₁／R₂（Z₄＋R₃）） ＝R₅／R₂・Z₄−R₃／Z₄＋R₃ ＝R₅／R₂・１−ω²LC／jωC−R₃／１−ω²LC／j
ωC＋R₃ ＝R₅／R₂・１−ω²LC−jωCR₃／１−ω²LC＋jωC
R₃ ＝R₅／R₂・１＋S²−mS／１−S²＋mS ｜（e₂／e₁）₍〓₎｜＝R₅／R₂ θ＝−2tanωCR₃（１／１−（ω／ω₀）²） τ₍〓₎＝2CR₃１−（ω／ω₀）²／（１−（ω／ω₀）²）
²＋（ｍω／ω₀）² となり、ここでｍを0.7程度に選ぶとτ₍〓₎は０＜
ωCR₃＜１／４の間でほぼフラツトになり遅延回路 として使用できる。

こうして遅延回路が構成されるわけであるが、
この回路によれば電流動作的な回路であるため、
浮遊容量等の影響を無視でき、周波数特性・位相
特性の良好なアクテイブ型遅延回路を、簡単な回
路で構成することができる。

さらに第３図、第４図は応用回路を示す。

第３図において動作条件はR₁＝R₂であり、 A_v＝υ_put／υ_io＝R₅／R₂ τ≒2CR₃ となる。この回路において、抵抗器R₃により遅
延時間が、抵抗器R₅にて利得がそれぞれ独立に
可変でき、可変利得、可変遅延回路としてのメリ
ツトが大きい。

第４図において動作条件はR₁＝R₂＝R₃＝R₄で
あり、 A_v＝υ_put／υ_io＝R₅／R₂ τ≒2CR₄ となる。この回路において、抵抗器R₄により遅
延時間が、抵抗器R₅にて利得がそれぞれ独立に
可変できる。

そしてこれらの回路においても浮遊容量等の影
響を無視でき、周波数特性、位相特性の良好なア
クテイブ型の遅延回路を、簡単な回路で構成する
ことができる。

考案の効果 本考案によれば、浮遊容量Coの影響を全くう
けない周波数特性・位相特性の良いアクテイブ型
の遅延回路を得ることができた。

【図面の簡単な説明】

第１図は従来の回路の接続図、第２図は本考案
の一例の接続図、第３図、第４図はそれぞれ他の
例の接続図である。 Q₁，Q₂はトランジスタ、R₁，R₂，R₃，R₅は抵
抗器、Ｃはコンデンサ、Ｌはコイルである。

Claims (1)

【実用新案登録請求の範囲】
1. エミツタ接地アンプと、ベース接地アンプとに
   より構成し、上記エミツタ接地アンプのエミツタ
   より抵抗性負荷を介し上記ベース接地アンプのエ
   ミツタへ入力し、上記エミツタ接地アンプのコレ
   クタより容量及びコイルを介し上記ベース接地ア
   ンプのエミツタへ入力し、これらの２信号を電流
   的に合成することにより、信号を遅延する遅延回
   路。