JPS62111471A - 半導体電荷検出装置 - Google Patents
半導体電荷検出装置Info
- Publication number
- JPS62111471A JPS62111471A JP60251399A JP25139985A JPS62111471A JP S62111471 A JPS62111471 A JP S62111471A JP 60251399 A JP60251399 A JP 60251399A JP 25139985 A JP25139985 A JP 25139985A JP S62111471 A JPS62111471 A JP S62111471A
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge
- gate electrode
- regions
- junction gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電荷又は電流を非破壊に検出する半導体電荷
検出装置に関する。
検出装置に関する。
従来の技術
電荷を検出する装置は、主に電荷を転送する電荷転送装
置（ＣＯＤ）の出力回路として用いられている。
置（ＣＯＤ）の出力回路として用いられている。
第２図は、最も普及している破壊読出し型の電荷検出器
であるＦ Ｄ Ａ （Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓ
ｉｏｎＡｎｐの略）のレイアウト図で、ゲート電極、メ
タル配線を実線で表わし、ｐ基板への拡散領域は、破線
で示している。なお、ＣＯＤは埋込みチャネル形である
。
であるＦ Ｄ Ａ （Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓ
ｉｏｎＡｎｐの略）のレイアウト図で、ゲート電極、メ
タル配線を実線で表わし、ｐ基板への拡散領域は、破線
で示している。なお、ＣＯＤは埋込みチャネル形である
。
右側から埋込みチャネル２０６内を転送されて来た信号
電荷は、転送パルスφＲＥＣがローレベルで・ψＦＤＴ
がハイレベルの時、矢印２０７の様に電位的にフローテ
ィングなｎ＋領域２０１に流れ込むＯｎ＋領域２０１の
電位変化が出力トランジスタのゲート電極２０２に伝え
られ、ソースのｎ＋領域２０３からドレインのｎ＋領域
２０４に、電子が流れて信号出力を生じる。ｎ＋領域２
０１は、信号電荷の流入する前に、毎回リセットパルス
φＲによりｎ＋領域２０５に印加されている基準電位Ｖ
Ｒに設定される。（アールシーニー・レビュー第３４巻
、１９７３年； ＲＣＡ Ｒｅｖｉｅｗ、 ｖｏｌ３４
ｐｐ、１６４〜２０２ 、１９７３． Ｗ、 Ｆ。
電荷は、転送パルスφＲＥＣがローレベルで・ψＦＤＴ
がハイレベルの時、矢印２０７の様に電位的にフローテ
ィングなｎ＋領域２０１に流れ込むＯｎ＋領域２０１の
電位変化が出力トランジスタのゲート電極２０２に伝え
られ、ソースのｎ＋領域２０３からドレインのｎ＋領域
２０４に、電子が流れて信号出力を生じる。ｎ＋領域２
０１は、信号電荷の流入する前に、毎回リセットパルス
φＲによりｎ＋領域２０５に印加されている基準電位Ｖ
Ｒに設定される。（アールシーニー・レビュー第３４巻
、１９７３年； ＲＣＡ Ｒｅｖｉｅｗ、 ｖｏｌ３４
ｐｐ、１６４〜２０２ 、１９７３． Ｗ、 Ｆ。
Ｋｏｓｏｎｏｃｋｙ ｅｔ Ｃ７）この様なＦＤＡ
の特徴は次の通りである。
の特徴は次の通りである。
〔長所〕 電荷検出用の拡散領域（ｎ＋領域２０１）の
製造プロセスは設計精度が高いので作り易いし、信頼性
も高い。
製造プロセスは設計精度が高いので作り易いし、信頼性
も高い。
〔短所〕 ■ 電荷検出の原理は、検出容量Ｃ１信号電
荷Ｑｓ、信号電圧ｖｓとすると ｖＳ”Ｏ３／Ｃ−＝’−（１） であるが、ｎ＋領域２０１の容量をＣＤ、ゲート電極２
０２の配線容量をＣ８とすると、Ｃ＝ ＣＤ７ ＣＳ
・・・・・（２）であり、しかも、Ｃ
Ｄはｐ ａ ｎ接合容量のため、電圧依存性をもつ。（
従ってＣＤをＣＤ（ｖｓ）と表わす。）この為Ｑｓの増
大と共に、非線形の影響が大きく現われる。
荷Ｑｓ、信号電圧ｖｓとすると ｖＳ”Ｏ３／Ｃ−＝’−（１） であるが、ｎ＋領域２０１の容量をＣＤ、ゲート電極２
０２の配線容量をＣ８とすると、Ｃ＝ ＣＤ７ ＣＳ
・・・・・（２）であり、しかも、Ｃ
Ｄはｐ ａ ｎ接合容量のため、電圧依存性をもつ。（
従ってＣＤをＣＤ（ｖｓ）と表わす。）この為Ｑｓの増
大と共に、非線形の影響が大きく現われる。
■ 電荷パケットを測定し終った後、毎回、検出部とな
るｎ＋領域２０１の電位を基準電位ｖＲに戻す動作によ
り、リセット雑音を生じる。これは相関２重ナンプリン
グ（Ｃｏｒｒｅｌａｔｅｄ ＤｏｕｂｌｅＳａｍｐｌ
ｉｎｇ ； ＣＤ Ｓと略記される。）法により相殺
可能であるが、転送速度の高速化に伴ない実現が困難に
なって来る。
るｎ＋領域２０１の電位を基準電位ｖＲに戻す動作によ
り、リセット雑音を生じる。これは相関２重ナンプリン
グ（Ｃｏｒｒｅｌａｔｅｄ ＤｏｕｂｌｅＳａｍｐｌ
ｉｎｇ ； ＣＤ Ｓと略記される。）法により相殺
可能であるが、転送速度の高速化に伴ない実現が困難に
なって来る。
第３図は、非破壊読出し型の電荷検出器であるＦ Ｇ
Ａ （Ｆｌｏａｔ ｉｎｇ Ｇａｔｅ Ａｎｐの略）の
レイアウト図で、ゲート電極、メタル配線を実線で表わ
し、ｐ基板への拡散領域を破線で示している。なおＣＯ
Ｄは埋込みチャネル形である。右側から埋込みチャネル
３０７内を転送されて来た信号電荷は転送チャネル上の
フローティング・ゲート電極３０１の鏡像電荷として非
破壊で検出される。フローティング・ゲート電極３０１
の電位変化が出力トランジスタのゲート電極３０２に伝
えられ、ソースのｎ＋領域３０３からドレインのｎ ＋
領域３０４に電子が流れて信号出力を生じる。フローテ
ィングゲート電極３０１はＤ＋領域３０５に接続され、
周期的に（例えばＴＶ信号に対応させるなら、垂直帰線
期間に１回もあれば十分である。）リセットパルスψＦ
Ｇ により、ｎ＋領域３０６に印加されている基準電
位ｖＦＧに設定される。又、交流的に接地されたゲート
電極ＦＧ１．ＦＧ２はフローティング・ゲート電極３０
１にクロックパルスが容量結合で印加されるのを防ぐ目
的で設けられている。
Ａ （Ｆｌｏａｔ ｉｎｇ Ｇａｔｅ Ａｎｐの略）の
レイアウト図で、ゲート電極、メタル配線を実線で表わ
し、ｐ基板への拡散領域を破線で示している。なおＣＯ
Ｄは埋込みチャネル形である。右側から埋込みチャネル
３０７内を転送されて来た信号電荷は転送チャネル上の
フローティング・ゲート電極３０１の鏡像電荷として非
破壊で検出される。フローティング・ゲート電極３０１
の電位変化が出力トランジスタのゲート電極３０２に伝
えられ、ソースのｎ＋領域３０３からドレインのｎ ＋
領域３０４に電子が流れて信号出力を生じる。フローテ
ィングゲート電極３０１はＤ＋領域３０５に接続され、
周期的に（例えばＴＶ信号に対応させるなら、垂直帰線
期間に１回もあれば十分である。）リセットパルスψＦ
Ｇ により、ｎ＋領域３０６に印加されている基準電
位ｖＦＧに設定される。又、交流的に接地されたゲート
電極ＦＧ１．ＦＧ２はフローティング・ゲート電極３０
１にクロックパルスが容量結合で印加されるのを防ぐ目
的で設けられている。
（アイ・イー・イー・イー・ジェー・オプ・ソリッド・
ステート・サーキット； ＩＥＥＥ、 Ｔ、ｏｆＳｏｌ
ｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ｖｏｌ Ｓ Ｃ
−６、ｐｐ。
ステート・サーキット； ＩＥＥＥ、 Ｔ、ｏｆＳｏｌ
ｉｄ−８ｔａｔｅ Ｃ１ｒｃｕｉｔｓ ｖｏｌ Ｓ Ｃ
−６、ｐｐ。
３１４〜３２２ 、１９７１ Ｋｏｓｏｎｏｃｋｙ ｅ
ｔ、ａｌ）このようなＦＧＡの特徴は次の通りである。
ｔ、ａｌ）このようなＦＧＡの特徴は次の通りである。
〔長所〕 電荷検出部の容量はＦＧＡに比べて非常に小
さく、しかも信号電荷をとり込んで電位変化を検出する
様な拡散領域は用いていない為、線形性に優れ、かつリ
セット雑音が生じないので感度が高くなる。
さく、しかも信号電荷をとり込んで電位変化を検出する
様な拡散領域は用いていない為、線形性に優れ、かつリ
セット雑音が生じないので感度が高くなる。
〔短所〕 ■ 電荷検出用のフローティング・ゲート電
極３０１の製造プロセスは、三層ポリシリコンとなるた
め、鏡像電荷による静電誘導効果を高めようとして、フ
ローティングゲート電極３０１を第１層に用いれば、第
２層、第２層に用いられた転送用ゲート電極の制御能力
が低下し、高密度化、小型化が困難となる。逆の場合は
、静電誘導効果が低下し、出力トランジスタのゲート電
１り３０２に十分な電位変化を伝えられない。
極３０１の製造プロセスは、三層ポリシリコンとなるた
め、鏡像電荷による静電誘導効果を高めようとして、フ
ローティングゲート電極３０１を第１層に用いれば、第
２層、第２層に用いられた転送用ゲート電極の制御能力
が低下し、高密度化、小型化が困難となる。逆の場合は
、静電誘導効果が低下し、出力トランジスタのゲート電
１り３０２に十分な電位変化を伝えられない。
■ ポリシリコン及び層間絶縁膜形成の様な薄膜プロセ
スは、拡散領域形成の様な拡散プロセスに比べ、設計精
度を上げるのが難しく、■の短所と合わせて、出力トラ
ンジスタの最適設計が内焦となり、信頼性に欠ける。
スは、拡散領域形成の様な拡散プロセスに比べ、設計精
度を上げるのが難しく、■の短所と合わせて、出力トラ
ンジスタの最適設計が内焦となり、信頼性に欠ける。
発明が解決しようとする問題点
上記、従来の技術で述べた様に、ＦＤＡ、ＦＧＡとも一
長一短を有し、電荷検出器としては不十分である。
長一短を有し、電荷検出器としては不十分である。
そこで本発明は、ＦＤＡ並みの作り易さで、ＦＧＡの長
所である高い線形性と低雑音特性を有する電荷検出器を
提供するため、薄膜プロセスを用いずしかも信号電荷を
とり込む様な拡散領域を用いないで電荷検出を可能とす
る具体構成を提供することを目的とする。
所である高い線形性と低雑音特性を有する電荷検出器を
提供するため、薄膜プロセスを用いずしかも信号電荷を
とり込む様な拡散領域を用いないで電荷検出を可能とす
る具体構成を提供することを目的とする。
問題点を解決するための手段
本発明は、ＦＤＡＯ作り易さと、ＦＧＡの高い線形性と
低雑音特性を生かすため、拡散プロセスを主体とし、し
かも鏡像電荷による非破壊検出を利用した電荷検出器を
実現したものである。具体的には、接合ゲート領域をＣ
ＯＤの転送チャネル内に、転送される電荷をはさむ様に
設けることにより信号電荷の鏡像電荷を損失なく生じさ
せ、しかも非破壊に検出するものである。以下この構造
上の特徴から本発明が提供する電荷検出器をＪ−ＦＧＡ
（丁ｕｎｃｔｉｏｎ ｔｙｐｅ Ｆ Ｇ Ａの略）と呼
ぶ。
低雑音特性を生かすため、拡散プロセスを主体とし、し
かも鏡像電荷による非破壊検出を利用した電荷検出器を
実現したものである。具体的には、接合ゲート領域をＣ
ＯＤの転送チャネル内に、転送される電荷をはさむ様に
設けることにより信号電荷の鏡像電荷を損失なく生じさ
せ、しかも非破壊に検出するものである。以下この構造
上の特徴から本発明が提供する電荷検出器をＪ−ＦＧＡ
（丁ｕｎｃｔｉｏｎ ｔｙｐｅ Ｆ Ｇ Ａの略）と呼
ぶ。
作 用
ＦＧＡの検出ゲートとして接合ゲート領域を用いるので
、精度の高い拡散プロセスが利用でき、しかも鏡像電荷
を誘起する点では、絶縁ゲート電極の場合の様に絶縁膜
が介在しないので、静電誘導効果のロスがない。この結
果高い線形性と低雑音特性を有し、しかも製造し易すく
精度の高い電荷検出器Ｔ−ＦＧＡが実現する。
、精度の高い拡散プロセスが利用でき、しかも鏡像電荷
を誘起する点では、絶縁ゲート電極の場合の様に絶縁膜
が介在しないので、静電誘導効果のロスがない。この結
果高い線形性と低雑音特性を有し、しかも製造し易すく
精度の高い電荷検出器Ｔ−ＦＧＡが実現する。
実施例
第１図は本発明の非破壊読出し型電荷検出器（Ｊ−ＦＧ
Ａ）の実施例を示す。第１図体）は、レイアウト図でゲ
ート電極、メタル配線を実線で表わし、ｐ基板への拡散
領域は破線で示す。同図（ｂ）。
Ａ）の実施例を示す。第１図体）は、レイアウト図でゲ
ート電極、メタル配線を実線で表わし、ｐ基板への拡散
領域は破線で示す。同図（ｂ）。
（Ｃ） 、 （ｄ）は、同図（ａ）に示されたＡ −Ａ
／断面図、Ｂ−Ｂ′断面図、Ｃ−Ｃ’断面図を表わす。
／断面図、Ｂ−Ｂ′断面図、Ｃ−Ｃ’断面図を表わす。
又同図（ｅ） 、 （ｆ） 。
（ｑ）ハエネルギーバンド図を示す。
まず電荷検出器の構造について説明する。
ｐ基板１０Ｂ上に形成されたｎ領域１ｏ了内にｐ＋領域
１０１を設け、信号電荷検出用の接合ゲート領域とする
。このｐ＋領域１０１は電気的に接続されたｐ＋領域１
０４と共に出力トランジスタの１対の接合ゲート領域を
構成する。ｐ＋領域１α。
１０１を設け、信号電荷検出用の接合ゲート領域とする
。このｐ＋領域１０１は電気的に接続されたｐ＋領域１
０４と共に出力トランジスタの１対の接合ゲート領域を
構成する。ｐ＋領域１α。
１０４とｎ＋領域１０５，１０６は、ＪＦＥＴ又はＳ
Ｉ Ｔ （５ｔａｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａ
ｎｓｉｓｔｏｒの略；アイ・イー拳イー・イー・トラン
ザクションズ・電子デバイス（ＩＥＥＥ Ｔｒａｎｓ、
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ）ｖｏ４ ＥＤ−２
２ｐ、１８５〜，１９７５゜Ｌ ＮｉＮ１５ｈｉｚａ
ｅ ｔ、 ａｌ を参照）又は、ｌ５Ｏ−３ＩＴ（特願
昭６９−７８８６７号）などの出力トランジスタを構成
し得る。
Ｉ Ｔ （５ｔａｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａ
ｎｓｉｓｔｏｒの略；アイ・イー拳イー・イー・トラン
ザクションズ・電子デバイス（ＩＥＥＥ Ｔｒａｎｓ、
ＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ）ｖｏ４ ＥＤ−２
２ｐ、１８５〜，１９７５゜Ｌ ＮｉＮ１５ｈｉｚａ
ｅ ｔ、 ａｌ を参照）又は、ｌ５Ｏ−３ＩＴ（特願
昭６９−７８８６７号）などの出力トランジスタを構成
し得る。
更に、ｐ＋領域１０１の電位設定用に、基準電圧ＶＦＧ
が印加されたｐ＋領域１０２とゲート電極ｉ０３がｎ領
域１０７内に設けられている。
が印加されたｐ＋領域１０２とゲート電極ｉ０３がｎ領
域１０７内に設けられている。
なお、ｐ＋領域１０１とｐ＋領域１Ｑ２との間隙Ｗｇは
、ＣＯＤの転送チャネル１１０内に設けられ、転送チャ
ネルの幅をＷｃとすれば、その中心線は一致し、しかも Ｗｇ≦Ｗｃ ・・・・・（３）と
なるように設計される。（よりＷｇ＜Ｗｃの方が検出感
度が向上する。） 次に動作説明を行なう。
、ＣＯＤの転送チャネル１１０内に設けられ、転送チャ
ネルの幅をＷｃとすれば、その中心線は一致し、しかも Ｗｇ≦Ｗｃ ・・・・・（３）と
なるように設計される。（よりＷｇ＜Ｗｃの方が検出感
度が向上する。） 次に動作説明を行なう。
第１図（−）で右側から埋込チャネル１１０内を転送さ
せて来た信号電荷は、転送チャネル１１０に隣接して設
けられた接合ゲート領域であるｐ＋領域１０１の鏡像電
荷として非破壊で検出される。
せて来た信号電荷は、転送チャネル１１０に隣接して設
けられた接合ゲート領域であるｐ＋領域１０１の鏡像電
荷として非破壊で検出される。
信号電荷の通路は第１図（ｂ）の丸印りで示す。この時
、ゲート電極１０３に正の直流電圧を印加することで、
第１図（ｅ）の様なエネルギーバンド図に対応した動作
となっている。
、ゲート電極１０３に正の直流電圧を印加することで、
第１図（ｅ）の様なエネルギーバンド図に対応した動作
となっている。
一方、ゲート電極１０３に周期的に負の大きなパルス電
圧を印加することにより、第１図（ｆ）ノエネルギーバ
ンド図に対応して、ｐ＋領域１０１の電位は、基準電圧
ＶＦＧの印加されたｐ＋領域１０２と同電位に設定され
る。この動作は、ＴＶ信号に対応させるなら、垂直帰線
期間に１回もあれば十分である。
圧を印加することにより、第１図（ｆ）ノエネルギーバ
ンド図に対応して、ｐ＋領域１０１の電位は、基準電圧
ＶＦＧの印加されたｐ＋領域１０２と同電位に設定され
る。この動作は、ＴＶ信号に対応させるなら、垂直帰線
期間に１回もあれば十分である。
又、ｐ＋領域１０１の電位変化に応じて、出力トランジ
スタのもう１つの接合ゲート領域であるｐ 領域１０４
も同一変化をするので、第１図（ｂ）の丸印Ｅ部に存在
する電位障壁１１１が変化し、ソースのｎ 領域１０６
からドレインのｎ＋領域１０６へ電子が流れて、信号出
力を生じる。なお、交流的に接地されたゲート電極ＦＧ
１ 、ＦＧ２はフローティング暢ゲートであるｐ＋領域
１０１にクロックが結合容量を通して印加されるのを防
ぐ目的で設けられている。なお、実施例の導電型を逆転
しても同様に成立する。
スタのもう１つの接合ゲート領域であるｐ 領域１０４
も同一変化をするので、第１図（ｂ）の丸印Ｅ部に存在
する電位障壁１１１が変化し、ソースのｎ 領域１０６
からドレインのｎ＋領域１０６へ電子が流れて、信号出
力を生じる。なお、交流的に接地されたゲート電極ＦＧ
１ 、ＦＧ２はフローティング暢ゲートであるｐ＋領域
１０１にクロックが結合容量を通して印加されるのを防
ぐ目的で設けられている。なお、実施例の導電型を逆転
しても同様に成立する。
発明の効果
以上、説明した様に本発明によれば、ＣＯＤの転送チャ
ネルに隣接して設けた逆導電型の拡散ｐ＋領領域接合ゲ
ート領域として用いる事により、非破壊電荷検出が実現
し、しかも拡散プロセスによって形成できるので、作り
易く、精度も高い。又、接合ゲート領域と、間隙Ｗｇを
おいて設けた耐領域との上にリセットゲート電極を設け
ることによりＣＯＤ転送チャネルに力えるｐ＋領領域影
響は、はぼ対称となり、転送される電荷が、検出部近傍
で平均位置を変えるという問題（これは転送損失を増大
させる。）は生じない。又、間隙Ｗｇをチャネル幅より
狭くすれば、検出感度は更に増大する。さらに、これら
ｐ＋領領域、信号電荷である電子をとり込まないので、
高い線形性を実現できる。
ネルに隣接して設けた逆導電型の拡散ｐ＋領領域接合ゲ
ート領域として用いる事により、非破壊電荷検出が実現
し、しかも拡散プロセスによって形成できるので、作り
易く、精度も高い。又、接合ゲート領域と、間隙Ｗｇを
おいて設けた耐領域との上にリセットゲート電極を設け
ることによりＣＯＤ転送チャネルに力えるｐ＋領領域影
響は、はぼ対称となり、転送される電荷が、検出部近傍
で平均位置を変えるという問題（これは転送損失を増大
させる。）は生じない。又、間隙Ｗｇをチャネル幅より
狭くすれば、検出感度は更に増大する。さらに、これら
ｐ＋領領域、信号電荷である電子をとり込まないので、
高い線形性を実現できる。
この様に、高い線形性と高感度で低雑音特性に優汎た電
荷検出器が、設計精度の高い拡散プロセスで形成される
ので安定性に優れ、ＣＯＤだけでなく、メモリなどに多
用されるスイッチング回路の電流検出にも使用でき、用
途は広い。
荷検出器が、設計精度の高い拡散プロセスで形成される
ので安定性に優れ、ＣＯＤだけでなく、メモリなどに多
用されるスイッチング回路の電流検出にも使用でき、用
途は広い。
第１図（ａ）は本発明の実施例の電荷検出装置のレイア
ウト図、同図（ｂ）はそのＡ −Ａ／断面図、同図（ｃ
）ばそのＢ −Ｂ／断面図、同図（ｄ）はそのＣ−Ｃ’
断面図、同図（ｅ）は電荷検出部近傍の電荷検出時のエ
ネルギーバンド図、同図（ｆ）は電荷検出部近傍のフロ
ーティングゲート領域のリセット時のエネルギーバンド
図、同図（ｑ）は出力トランジスタのエネルギーバンド
図、第２図はＦＤＡのレイアウト図、第３図はＦＧＡの
レイアウト図である。 １０１．１０２・・・・・ｐ＋領領域１０３・・・・・
・ゲート電極、１０５，１０６・・・・・ｎ＋領領域１
０７・・・・・・ｎ領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 ／′ｆ朝域 第１図 （ｑ） ｐ（ポテンシャル方Ｔ５３少 第２図 第３図 Ｚコアｔ９瑣 区コ忙傾城 ３０ど
ウト図、同図（ｂ）はそのＡ −Ａ／断面図、同図（ｃ
）ばそのＢ −Ｂ／断面図、同図（ｄ）はそのＣ−Ｃ’
断面図、同図（ｅ）は電荷検出部近傍の電荷検出時のエ
ネルギーバンド図、同図（ｆ）は電荷検出部近傍のフロ
ーティングゲート領域のリセット時のエネルギーバンド
図、同図（ｑ）は出力トランジスタのエネルギーバンド
図、第２図はＦＤＡのレイアウト図、第３図はＦＧＡの
レイアウト図である。 １０１．１０２・・・・・ｐ＋領領域１０３・・・・・
・ゲート電極、１０５，１０６・・・・・ｎ＋領領域１
０７・・・・・・ｎ領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第１図 ／′ｆ朝域 第１図 （ｑ） ｐ（ポテンシャル方Ｔ５３少 第２図 第３図 Ｚコアｔ９瑣 区コ忙傾城 ３０ど
Claims (1)
- 【特許請求の範囲】 第１導電型のチャネル内を流れる信号電荷をはさむ様に
前記チャネル内に第２導電型の第１の領域と第２の領域
を設け、前記第１の領域は電気的にフローティングで前
記信号電荷の鏡像電荷を生じ、前記第２の領域は基準電
源に接続され、前記第１と第２の領域の導通制御のため
のゲート電極が設けられ、前記チャネルの幅Ｗ＿ｃと前
記第１と第２の領域の間隔Ｗ＿ｇとの間に Ｗ＿ｇ≦Ｗ＿ｃ が成り立つ事を特徴とする半導体電荷検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251399A JPH0715994B2 (ja) | 1985-11-08 | 1985-11-08 | 半導体電荷検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251399A JPH0715994B2 (ja) | 1985-11-08 | 1985-11-08 | 半導体電荷検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62111471A true JPS62111471A (ja) | 1987-05-22 |
| JPH0715994B2 JPH0715994B2 (ja) | 1995-02-22 |
Family
ID=17222263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60251399A Expired - Lifetime JPH0715994B2 (ja) | 1985-11-08 | 1985-11-08 | 半導体電荷検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715994B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05141841A (ja) * | 1991-09-26 | 1993-06-08 | Mitsubishi Electric Corp | 冷蔵庫 |
-
1985
- 1985-11-08 JP JP60251399A patent/JPH0715994B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05141841A (ja) * | 1991-09-26 | 1993-06-08 | Mitsubishi Electric Corp | 冷蔵庫 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715994B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984045A (en) | Output sensor of charge transfer device | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| JPS63120465A (ja) | 電荷転送装置 | |
| JPS62237761A (ja) | 電荷結合装置 | |
| US6489658B2 (en) | MOS-transistor for a photo cell | |
| JPS62111471A (ja) | 半導体電荷検出装置 | |
| JPS61198676A (ja) | 半導体集積回路装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JPH05315587A (ja) | 半導体装置 | |
| JPH04133336A (ja) | 電荷転送装置 | |
| JP3024183B2 (ja) | 電荷結合装置の製造方法 | |
| JPH01251756A (ja) | 電荷結合装置 | |
| JPS5866471A (ja) | 固体撮像素子 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JPH0576770B2 (ja) | ||
| JPS6125224B2 (ja) | ||
| JP2590153B2 (ja) | 電荷検出装置 | |
| JPH06101485B2 (ja) | 電荷転送素子 | |
| JPS61184876A (ja) | 電荷転送装置 | |
| JPS6281753A (ja) | 信号電荷検出装置 | |
| JP3080184B2 (ja) | 電荷転送装置 | |
| JPS5856465A (ja) | 電荷転送装置 | |
| JP2611634B2 (ja) | 電荷転送素子 | |
| JPH06105719B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JPH11135772A (ja) | 固体撮像装置 |