JPS62113461A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62113461A JPS62113461A JP25413585A JP25413585A JPS62113461A JP S62113461 A JPS62113461 A JP S62113461A JP 25413585 A JP25413585 A JP 25413585A JP 25413585 A JP25413585 A JP 25413585A JP S62113461 A JPS62113461 A JP S62113461A
- Authority
- JP
- Japan
- Prior art keywords
- type region
- conduction type
- region
- electrically connected
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 abstract description 8
- 230000005856 abnormality Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- TUBQDCKAWGHZPF-UHFFFAOYSA-N 1,3-benzothiazol-2-ylsulfanylmethyl thiocyanate Chemical compound C1=CC=C2SC(SCSC#N)=NC2=C1 TUBQDCKAWGHZPF-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本光明は半導体装置に関するものである。
従来の技術
一導電型領域内に形成きれた反対導電型領域が該−４雷
型領域と電気的に接続されている半導体装置の一例とし
て入力保護回路が挙げられる。電圧制限ＩＦ！能をもつ
入力保護回路は静電破壊防止のために各信号の入力、Ｉ
Ｉ、４子に挿入されている。
型領域と電気的に接続されている半導体装置の一例とし
て入力保護回路が挙げられる。電圧制限ＩＦ！能をもつ
入力保護回路は静電破壊防止のために各信号の入力、Ｉ
Ｉ、４子に挿入されている。
従来の入力保護回路の一例を第３図に示す。第３図にお
いて、１１は入力端子、１２はＰ型基板内に形成され、
基板と電気的に接続されているｎ１型拡散層、１３は基
板と電気的に接続され、ｎ”型拡散層１２の領域の上部
に形成されているＡＡ層、１４は入力端子１１と電気的
に接続されているｎ＋拡散層である。
いて、１１は入力端子、１２はＰ型基板内に形成され、
基板と電気的に接続されているｎ１型拡散層、１３は基
板と電気的に接続され、ｎ”型拡散層１２の領域の上部
に形成されているＡＡ層、１４は入力端子１１と電気的
に接続されているｎ＋拡散層である。
第４図（ａ）（ｂ）は第３図のＡ’−Ｆ’ラインにおけ
る所面図および電位関係図を示す。第４図（ａ）におい
て、１５は厚い酸化膜、１６は絶縁酸化膜、１７は保護
酸化膜で、上記Ａｌ［Ｗ１３を内包している。
る所面図および電位関係図を示す。第４図（ａ）におい
て、１５は厚い酸化膜、１６は絶縁酸化膜、１７は保護
酸化膜で、上記Ａｌ［Ｗ１３を内包している。
この回路では、ｎ１拡散囮１４の抵抗成分と、該ｎ“拡
散層１４とＰ型基板とのＰ−ｎダイオードとを利用して
、入力ゲートの保護を行なっている。
散層１４とＰ型基板とのＰ−ｎダイオードとを利用して
、入力ゲートの保護を行なっている。
発明が解決しようとづる問題魚
しかしながら、上記のような構成では、保護酸化膜１７
上に帯電する、いわゆるチャージ・アップ現象がおこる
と、Ｐ型基板と電気的に接続されたへΩ層１３による遮
蔽が不完全であるため、第４図（ｂ）の白線のように、
厚い酸化膜１５下の電位が上がってしまう。そのため、
ｎ１拡散層１２が電荷放出源となり、この電荷が入力端
子１１へ流入すると電気的漏洩現象をＲ１したり、また
出力端子へ流入すると出力異常となるという欠点があっ
た。
上に帯電する、いわゆるチャージ・アップ現象がおこる
と、Ｐ型基板と電気的に接続されたへΩ層１３による遮
蔽が不完全であるため、第４図（ｂ）の白線のように、
厚い酸化膜１５下の電位が上がってしまう。そのため、
ｎ１拡散層１２が電荷放出源となり、この電荷が入力端
子１１へ流入すると電気的漏洩現象をＲ１したり、また
出力端子へ流入すると出力異常となるという欠点があっ
た。
問題点を解決するための手段
上記問題点を解決づるために、本発明の半導体装置は、
一導電型領域内に形成された反対導電型領域と前記一導
電型領域との半導体表面上の接合部近傍の領域の上部に
前記一導電型領域と毒気的に接続された導電性膜を形成
して、前記反対導電型領域を前記導電性膜で完全に覆っ
たものである。
一導電型領域内に形成された反対導電型領域と前記一導
電型領域との半導体表面上の接合部近傍の領域の上部に
前記一導電型領域と毒気的に接続された導電性膜を形成
して、前記反対導電型領域を前記導電性膜で完全に覆っ
たものである。
作用
この構成によって保護酸化膜上が帯電するというチｉ？
−ジ・アップ現象ににる影響は、一導電型領域と電気的
に接続された導電性膜で反対５導電型領域を完全に遮蔽
するので、導電性膜の下まで及ばない。したがって、厚
い酸化膜下の電位が上がらず、電気的漏洩現象や出力異
常を防ぐことかでさ゛る。
−ジ・アップ現象ににる影響は、一導電型領域と電気的
に接続された導電性膜で反対５導電型領域を完全に遮蔽
するので、導電性膜の下まで及ばない。したがって、厚
い酸化膜下の電位が上がらず、電気的漏洩現象や出力異
常を防ぐことかでさ゛る。
実施例
以下、本発明の一実施例を図面に基づいて説明する。第
１図は本発明の一実施例における入力保護回路の構成図
を示すものである。第１図において、１は入力端子、２
はＰ型基板内に形成され、基板と電気的に接続されてい
るｎ十拡散層、３は基板と電気的に接続され、ｎ＋拡散
層２と基板領域との基板表面上の接合部近傍の領域の上
部に形成されているＡ４層、４は入力端子と電気的に接
続している０４″拡散層である。
１図は本発明の一実施例における入力保護回路の構成図
を示すものである。第１図において、１は入力端子、２
はＰ型基板内に形成され、基板と電気的に接続されてい
るｎ十拡散層、３は基板と電気的に接続され、ｎ＋拡散
層２と基板領域との基板表面上の接合部近傍の領域の上
部に形成されているＡ４層、４は入力端子と電気的に接
続している０４″拡散層である。
第２図（ａ）（ｂ）は第１図のＡ−Ｆラインにおける断
面図及び電位関係図を示す。第２図において、５は厚い
酸化膜、６は絶縁酸化膜、７は保護酸化膜で、上記ＡＲ
層３を内包している。
面図及び電位関係図を示す。第２図において、５は厚い
酸化膜、６は絶縁酸化膜、７は保護酸化膜で、上記ＡＲ
層３を内包している。
このように構成された入力保護回路について、以下その
作用を説明する。保護酸化膜７上が帯電するチャージ・
アップ現象による影響は、基板と電気的に接続されたへ
Ω層３によって完全に遮蔽され、Ａ２層３下まで及ばな
い。したがって、厚い酸化膜５下の電位は上がらず、こ
こが電位ｇｉ壁となってｎ＋拡散層２からの電荷の流出
を防ぐことになる。
作用を説明する。保護酸化膜７上が帯電するチャージ・
アップ現象による影響は、基板と電気的に接続されたへ
Ω層３によって完全に遮蔽され、Ａ２層３下まで及ばな
い。したがって、厚い酸化膜５下の電位は上がらず、こ
こが電位ｇｉ壁となってｎ＋拡散層２からの電荷の流出
を防ぐことになる。
発明の効果
以上のように本発明によれば、半導体基板の一導雷型領
域内に形成され、前記一導電型領域と電気的に接続され
た反対導電型領域と前記一導電型領域との基板表面上の
接合部近傍の上部が、前記一導電型領域と電気的に接続
された導電性膜によって完全に覆ったので、保護酸化膜
上の帯電による影響を完全に遮蔽し、反対導電型領域か
らの電荷の流出を防ぎ、電気的漏洩や出力異常を防ぐこ
とが可能となり、その実用的効果は大なるものがある。
域内に形成され、前記一導電型領域と電気的に接続され
た反対導電型領域と前記一導電型領域との基板表面上の
接合部近傍の上部が、前記一導電型領域と電気的に接続
された導電性膜によって完全に覆ったので、保護酸化膜
上の帯電による影響を完全に遮蔽し、反対導電型領域か
らの電荷の流出を防ぎ、電気的漏洩や出力異常を防ぐこ
とが可能となり、その実用的効果は大なるものがある。
第１図は本発明の一実施例における半導体装置の入力保
護回路の概略図、第２図（ａＨｂ）は第１図のＡ−Ｆラ
インにおける断面図および電位関係図、第３図は従来の
半々体Ｖ装置の入力保護回路の概略図、第４図（ａ）（
ｂ）は第３図のＡ’−Ｆ’ラインにおける断面図及び電
位関係図である。 １・・・入力端子、２・・・Ｐ型基板内に形成された基
板と電気的に接続されているｎ１拡散層、３・・・７．
を板と電気的に接続された１２層、４・・・入力端子と
電気的に接続しているｎ１拡散層、５・・・厚い酸化膜
、６・・・絶縁酸化膜、７・・・保護酸化膜。 代理人 森 本 鶴 弘 第ｆ図 Ｚ １−一一人〃廟子 第２図 １ンイｔ ５−一一厚１、Ｉ
Ｌｓｔニー騰６−−−＃！一番９町（イヒ月１１ ７−−−砥護ｎ０し順 第３図 第４図 （ｅ、（立
護回路の概略図、第２図（ａＨｂ）は第１図のＡ−Ｆラ
インにおける断面図および電位関係図、第３図は従来の
半々体Ｖ装置の入力保護回路の概略図、第４図（ａ）（
ｂ）は第３図のＡ’−Ｆ’ラインにおける断面図及び電
位関係図である。 １・・・入力端子、２・・・Ｐ型基板内に形成された基
板と電気的に接続されているｎ１拡散層、３・・・７．
を板と電気的に接続された１２層、４・・・入力端子と
電気的に接続しているｎ１拡散層、５・・・厚い酸化膜
、６・・・絶縁酸化膜、７・・・保護酸化膜。 代理人 森 本 鶴 弘 第ｆ図 Ｚ １−一一人〃廟子 第２図 １ンイｔ ５−一一厚１、Ｉ
Ｌｓｔニー騰６−−−＃！一番９町（イヒ月１１ ７−−−砥護ｎ０し順 第３図 第４図 （ｅ、（立
Claims (1)
- １、半導体基板の一導電型領域内に形成された反対導電
型領域が前記一導電型領域と電気的に接続されるととも
に、前記反対導電型領域と前記一導電型領域との半導体
基板表面上の接合部近傍の領域の上部に前記一導電型領
域と電気的に接続された導電性膜が形成されている半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254135A JP2520106B2 (ja) | 1985-11-13 | 1985-11-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254135A JP2520106B2 (ja) | 1985-11-13 | 1985-11-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62113461A true JPS62113461A (ja) | 1987-05-25 |
| JP2520106B2 JP2520106B2 (ja) | 1996-07-31 |
Family
ID=17260704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254135A Expired - Lifetime JP2520106B2 (ja) | 1985-11-13 | 1985-11-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520106B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237143A (ja) * | 1989-03-10 | 1990-09-19 | Matsushita Electron Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
-
1985
- 1985-11-13 JP JP60254135A patent/JP2520106B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237143A (ja) * | 1989-03-10 | 1990-09-19 | Matsushita Electron Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2520106B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080616A (en) | Electrostatic puncture preventing element | |
| JPS60140922A (ja) | サイリスタの制御回路 | |
| US5371392A (en) | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit | |
| JPS54116887A (en) | Mos type semiconductor device | |
| JPS62113461A (ja) | 半導体装置 | |
| JPS5753944A (en) | Semiconductor integrated circuit | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| JP3577808B2 (ja) | 半導体集積装置 | |
| JPS61295651A (ja) | 半導体入力保護装置 | |
| JP2537161B2 (ja) | Ｍｏｓ型半導体装置 | |
| KR100244294B1 (ko) | 이에스디(esd) 보호회로 | |
| JPS62165362A (ja) | 半導体集積回路装置 | |
| JPS6159766A (ja) | 半導体装置 | |
| JPH03184369A (ja) | 半導体装置 | |
| JPH0374870A (ja) | 半導体装置 | |
| JP2821128B2 (ja) | 半導体入力保護装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPH04134855A (ja) | 半導体装置 | |
| JPS62166557A (ja) | 半導体静電破壊保護装置 | |
| JPS603585Y2 (ja) | コンプリメンタリーｍｏｓ半導体装置の保護装置 | |
| JPH042161A (ja) | バイポーラ型半導体集積回路装置 | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JPS61274343A (ja) | 半導体装置 | |
| JPH0329361A (ja) | 半導体装置 | |
| JPS61128556A (ja) | サ−ジ破壊保護用ダイオ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |