JPS62119966A - 配線パタ−ンの形成方法 - Google Patents
配線パタ−ンの形成方法Info
- Publication number
- JPS62119966A JPS62119966A JP60259579A JP25957985A JPS62119966A JP S62119966 A JPS62119966 A JP S62119966A JP 60259579 A JP60259579 A JP 60259579A JP 25957985 A JP25957985 A JP 25957985A JP S62119966 A JPS62119966 A JP S62119966A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- pattern
- wiring pattern
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は配線パターンの形成方法に係り、特に、異種金
属の積層体として形成される配線パターンの形成方法に
関する。
属の積層体として形成される配線パターンの形成方法に
関する。
原稿と同一幅のセンサ部を有する長尺読み取り素子を用
いた密着型イメージセンサは、アモルファスシリコン<
a−8i )等のアモルファス半導体あるいは硫化カド
ミウム(CdS)、セレン化カドミウム(CdSe)等
の多結晶薄膜等を光導電体層として用いることにより、
縮小光学系を必要としない大面積デバイスとしての使用
が可能となり、小型の読み取り装置等への幅広い利用が
注目されている。
いた密着型イメージセンサは、アモルファスシリコン<
a−8i )等のアモルファス半導体あるいは硫化カド
ミウム(CdS)、セレン化カドミウム(CdSe)等
の多結晶薄膜等を光導電体層として用いることにより、
縮小光学系を必要としない大面積デバイスとしての使用
が可能となり、小型の読み取り装置等への幅広い利用が
注目されている。
このイメージセンサのセンサ部の基本構造の1つとして
サンドイッチ型センサがあげられる。このサンドイッチ
型センサは第2図に示す如く、基板1上に形成された下
部電極2と、透光性の上部電極4を挾んだもので、密着
型イメージセンサにおいては、長尺基板上にこのサンド
イッチ型センサが複数個(例えば8ドツト/履の場合日
本工業規格A列4番用としては1728個、同規格B列
4番用としては2048個)並設されている。
サンドイッチ型センサがあげられる。このサンドイッチ
型センサは第2図に示す如く、基板1上に形成された下
部電極2と、透光性の上部電極4を挾んだもので、密着
型イメージセンサにおいては、長尺基板上にこのサンド
イッチ型センサが複数個(例えば8ドツト/履の場合日
本工業規格A列4番用としては1728個、同規格B列
4番用としては2048個)並設されている。
通常、下部電極は夫々駆動回路に接続されるが、この接
続のための配線パターンは、配線抵抗を小さくするため
、および基板との密着性を高めるために、クロム(Cr
)と金(Au )との211構造をとることが多い。
続のための配線パターンは、配線抵抗を小さくするため
、および基板との密着性を高めるために、クロム(Cr
)と金(Au )との211構造をとることが多い。
このようなイメージセンサの配線パターンの形成に際し
ては、例えば、第3図(a)に示す如くまず基板1とし
てのガラス基板上に順次、クロムm2aと金層5aとを
着膜した優、レジストパターンRを介してヨウ化カリウ
ム(Kl)+ヨウ素(I2)からなるエツチング液で金
115aを、続いて硫酸セリウム(Ce2 (S04)
3)からなるエツチング液でクロ、ム層2aを順次エツ
チングし、第3図(b)に示す如く、(下部)電極部2
および配線部5のパターニングを行なう。
ては、例えば、第3図(a)に示す如くまず基板1とし
てのガラス基板上に順次、クロムm2aと金層5aとを
着膜した優、レジストパターンRを介してヨウ化カリウ
ム(Kl)+ヨウ素(I2)からなるエツチング液で金
115aを、続いて硫酸セリウム(Ce2 (S04)
3)からなるエツチング液でクロ、ム層2aを順次エツ
チングし、第3図(b)に示す如く、(下部)電極部2
および配線部5のパターニングを行なう。
続いて、電極部に相当する部分の金層をエツチング除去
し、クロム層2aのみからなるffli部2とクロム層
2aと金層5aとの211膜からなる配線部5を形成す
るようにしている。(第3図(C)) この場合、上層に位置する金1i5aが下層のクロム1
2aに対して電気化学的に員であるためクロムV!A2
aが過浸食を起すことになり、特にセンサ面積を規定す
る電極部2の面積が設計値に対してばらつきを生じてし
まいセンサ特性に悪影響を与えるという問題があった。
し、クロム層2aのみからなるffli部2とクロム層
2aと金層5aとの211膜からなる配線部5を形成す
るようにしている。(第3図(C)) この場合、上層に位置する金1i5aが下層のクロム1
2aに対して電気化学的に員であるためクロムV!A2
aが過浸食を起すことになり、特にセンサ面積を規定す
る電極部2の面積が設計値に対してばらつきを生じてし
まいセンサ特性に悪影響を与えるという問題があった。
この問題は、特に微細加工を必要とする部分で重大視さ
れており、イメージセンサのみならずサーマルヘッド等
においても、高解像化が進むにつれて、パターンの微細
化は進む一方であり、パターンの高精度化が強く望まれ
ている。
れており、イメージセンサのみならずサーマルヘッド等
においても、高解像化が進むにつれて、パターンの微細
化は進む一方であり、パターンの高精度化が強く望まれ
ている。
また、更に電極部2上には、光導電体層としての水素化
アモルファスシリコン層が成長せしめられるが、金層を
エツチング除去した後のクロム層表面に残留する不純物
等の影響で異常成長が発生するという不都合があった。
アモルファスシリコン層が成長せしめられるが、金層を
エツチング除去した後のクロム層表面に残留する不純物
等の影響で異常成長が発生するという不都合があった。
本発明は、前記実情に鑑みてなされたもので、異種金属
が互いに接する積層部分を有するような電極配線パター
ンを形成するに際し、上層金属と下層金属との電気化学
的なポテンシャルの差により溶解反応が進行するのを抑
制し、高精度の微細パターンを形成し、更に電極部表面
に残留する不純物等の影響で光導電体層が異常成長する
のを防止することを目的とする。 ゛ (問題点を解決するための手段) そこで本発明では、第1および第2の金属層を順次積層
し、所望の形状にパターニングした後、該第2の金属層
を部分的に除去し、更に新たに該第2の金属層とは異な
る第3の金属層を部分的に着膜し、最後に前記第1およ
び第2の金属層のパターンが露呈しないように被覆しつ
つこの第3の金属層をパターニングするようにしている
。
が互いに接する積層部分を有するような電極配線パター
ンを形成するに際し、上層金属と下層金属との電気化学
的なポテンシャルの差により溶解反応が進行するのを抑
制し、高精度の微細パターンを形成し、更に電極部表面
に残留する不純物等の影響で光導電体層が異常成長する
のを防止することを目的とする。 ゛ (問題点を解決するための手段) そこで本発明では、第1および第2の金属層を順次積層
し、所望の形状にパターニングした後、該第2の金属層
を部分的に除去し、更に新たに該第2の金属層とは異な
る第3の金属層を部分的に着膜し、最後に前記第1およ
び第2の金属層のパターンが露呈しないように被覆しつ
つこの第3の金属層をパターニングするようにしている
。
(作用)
例えば、まず第1の金属層としてのクロム層および第2
の金属層としての金層を、基板表面全体に蒸着した後、
第1のレジストパターンを形成しこれをマスクとしてこ
れらを所望の形状にパターニングする。
の金属層としての金層を、基板表面全体に蒸着した後、
第1のレジストパターンを形成しこれをマスクとしてこ
れらを所望の形状にパターニングする。
この後、第1のレジストパターンを剥離して、第2のレ
ジストパターンを形成し、これをマスクとして上層の第
2の金属層のみを部分的に除去する。
ジストパターンを形成し、これをマスクとして上層の第
2の金属層のみを部分的に除去する。
そして、該第2のレジストパターンの上から第3の金属
層としてのクロム層を部分蒸着する。
層としてのクロム層を部分蒸着する。
続いて、該第2のレジストパターンを除去した後、更に
前記第1のレジストパターンと同じパターン形状の第3
のレジストパターンを形成し、この第3のレジストパタ
ーンをマスクとして第3の金属層のパターニングを行な
う。
前記第1のレジストパターンと同じパターン形状の第3
のレジストパターンを形成し、この第3のレジストパタ
ーンをマスクとして第3の金属層のパターニングを行な
う。
この第1および第2の金i層のパターニング工程では、
サイドエッチのためにわずかに、第1のレジストパター
ンよりも小さなパターンが形成される。
サイドエッチのためにわずかに、第1のレジストパター
ンよりも小さなパターンが形成される。
従って、第3のレジストパターンとして第1のレジスト
パターンと同一パターン形状のものを使用しても、第1
の金属層および第2の金1i[のパターンは第3のレジ
ストパターンから露呈することなく完全に被覆された状
態で、第3の金属層のパターニングが行なわれることに
なり、電気化学的ポテンシャルの差による溶解反応によ
って下層に異常エツチングが生じたりすることなく、第
3の金属層のパターンは極めて寸法精度の良いものとな
る。
パターンと同一パターン形状のものを使用しても、第1
の金属層および第2の金1i[のパターンは第3のレジ
ストパターンから露呈することなく完全に被覆された状
態で、第3の金属層のパターニングが行なわれることに
なり、電気化学的ポテンシャルの差による溶解反応によ
って下層に異常エツチングが生じたりすることなく、第
3の金属層のパターンは極めて寸法精度の良いものとな
る。
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
第1図(a)〜(h)は、イメージセンサの製造工程に
おける下部電極の形成工程を示す図である。
おける下部電極の形成工程を示す図である。
まず、第1図(a)に示す如く、コーニング705つと
相称されているガラス基板11上に基板温度150〜3
00℃で膜厚的600〜1000Aのクロム(Cr)層
12aを蒸着した模、続いて膜厚1500Aの金層15
aを蒸着する。
相称されているガラス基板11上に基板温度150〜3
00℃で膜厚的600〜1000Aのクロム(Cr)層
12aを蒸着した模、続いて膜厚1500Aの金層15
aを蒸着する。
次いで、第1のレジストパターンR1を形成し、これを
マスクとして、ヨウ化カリウム+ヨウ素からなるエツチ
ング液に浸漬し、上層の金層を選択的に除去した後、硝
酸セリウムからなるエツチング液に浸漬し、下層のクロ
ム層を選択的に除去し第1図(b)に示す如く、電極部
となる部分と配線部とをパターニングする。
マスクとして、ヨウ化カリウム+ヨウ素からなるエツチ
ング液に浸漬し、上層の金層を選択的に除去した後、硝
酸セリウムからなるエツチング液に浸漬し、下層のクロ
ム層を選択的に除去し第1図(b)に示す如く、電極部
となる部分と配線部とをパターニングする。
そして、第1図(C)(平面図)に示す如く該第1のレ
ジストパターンR1を除去した後、電極部どなる部分領
”域を除く配線部を第2のレジスI・パターンR2で被
覆し、これをマスクとして第1図(d)および第1図(
e) (第1図(d>は第1図(e)のA−A’断面図
)に示す如く、電極部となる部分の金層を除去する。
ジストパターンR1を除去した後、電極部どなる部分領
”域を除く配線部を第2のレジスI・パターンR2で被
覆し、これをマスクとして第1図(d)および第1図(
e) (第1図(d>は第1図(e)のA−A’断面図
)に示す如く、電極部となる部分の金層を除去する。
この後、該第2のレジストパターンR2をそのままにし
た状態で再びクロム層12bを露呈部に選択的に蒸着す
る。(第1図(f)) そして、第2のレジストパターンR2を除去し、再び第
1のレジストパターンR1形成時と同一のフォトマスク
を用いて、該第1のレジストパターンR1と同一のパタ
ーン形状を有する第3のレジストパターンR3を形成し
、これをマスクとしてクロム層2bのパターニングを行
ないクロム層12aおよびクロム1112bからなる電
極部12を形成する。(第1図(q)) この後、該第3のレジストパターンを除去し、クロム層
12aおよびクロム層12bからなる電極部12とクロ
ム層12aJ3よび金層15aからなる配線部15とか
らなる下部電極のパターンが形成される。
た状態で再びクロム層12bを露呈部に選択的に蒸着す
る。(第1図(f)) そして、第2のレジストパターンR2を除去し、再び第
1のレジストパターンR1形成時と同一のフォトマスク
を用いて、該第1のレジストパターンR1と同一のパタ
ーン形状を有する第3のレジストパターンR3を形成し
、これをマスクとしてクロム層2bのパターニングを行
ないクロム層12aおよびクロム1112bからなる電
極部12を形成する。(第1図(q)) この後、該第3のレジストパターンを除去し、クロム層
12aおよびクロム層12bからなる電極部12とクロ
ム層12aJ3よび金層15aからなる配線部15とか
らなる下部電極のパターンが形成される。
更に、通常の如く、光導電体層13としての水素化アモ
ルファスシリコン層、透光性電極14としての酸化イン
ジウム錫層を形成し、第1図(h)に示す如く、イメー
ジセンサが完成する。
ルファスシリコン層、透光性電極14としての酸化イン
ジウム錫層を形成し、第1図(h)に示す如く、イメー
ジセンサが完成する。
このようにして形成されたイメージセンサは、下部電極
の寸法精度が極めて良好であり、更に、下部電極の電極
部の表面状態も良好であるため上一層の水素化アモルフ
ァスシリコン層に異常成長が発生したりすることもなく
、極めて良好な特性を有している。
の寸法精度が極めて良好であり、更に、下部電極の電極
部の表面状態も良好であるため上一層の水素化アモルフ
ァスシリコン層に異常成長が発生したりすることもなく
、極めて良好な特性を有している。
このように、本発明によれば下部電極の寸法粘度が向上
するため、更に微細化が可能となり、高解像度のイメー
ジセンサの形成が可能となる。
するため、更に微細化が可能となり、高解像度のイメー
ジセンサの形成が可能となる。
なお、実施例においてはイメージセンサについて説明し
たが、サーマルヘッド等、配線部を異種金属の積層構造
とする必要がある場合の電極配線パターンの形成をはじ
め、他のデバイスの形成にも有効であることはいうまで
もない。
たが、サーマルヘッド等、配線部を異種金属の積層構造
とする必要がある場合の電極配線パターンの形成をはじ
め、他のデバイスの形成にも有効であることはいうまで
もない。
また、実施例では、第3のレジストパターンとして第1
のレジストパターンと同一形状のものを用いたが、最初
のエツチング工程では、サイドエッチのために第1のレ
ジストパターンよりも小さいパターンが形成されるため
、第3のレジストパターンはこのパターンを充分に被覆
保護することになり、電極反応すなわち電気化学的ポテ
ンシャルの差による異常エツチングを防止するが、必ず
しも第3のレジストパターンは第1のレジストパターン
と同一パターンとする必要はなく、第1のレジストパタ
ーンよりも大きいパターンであればよい。
のレジストパターンと同一形状のものを用いたが、最初
のエツチング工程では、サイドエッチのために第1のレ
ジストパターンよりも小さいパターンが形成されるため
、第3のレジストパターンはこのパターンを充分に被覆
保護することになり、電極反応すなわち電気化学的ポテ
ンシャルの差による異常エツチングを防止するが、必ず
しも第3のレジストパターンは第1のレジストパターン
と同一パターンとする必要はなく、第1のレジストパタ
ーンよりも大きいパターンであればよい。
更に、第1の金属層としてはクロムの他、アルミニウム
(AΩ)、ニクロム(NiCr)、銅(Cu)等でもよ
く、第2の金属層としては金の他、銀(AO)、銅(C
u)等でもよく、また第3の金属層としてはクロムの他
、アルミニウム(AΩ)、ニクロム(NiCr)、銅(
Cu)等でもよい。更に、着膜法についても蒸着法の他
、スパッタ法、CVO法、スクリーン印刷法等いずれの
方法による場合にも有効である。
(AΩ)、ニクロム(NiCr)、銅(Cu)等でもよ
く、第2の金属層としては金の他、銀(AO)、銅(C
u)等でもよく、また第3の金属層としてはクロムの他
、アルミニウム(AΩ)、ニクロム(NiCr)、銅(
Cu)等でもよい。更に、着膜法についても蒸着法の他
、スパッタ法、CVO法、スクリーン印刷法等いずれの
方法による場合にも有効である。
(効果) ゛
以上説明してきたように、本発明によれば、第1および
第2の金属層からなる2層構造のパターンを形成した後
、第2の金属層を部分的に除去し、更にこの部分に第2
の金属層とは異なる金属からなる第3の金属層を部分着
膜した後、前記第1の金属層のパターンを完全に被覆す
るようなパターン形状となるように第3の金属層をパタ
ーニングするようにしているため、第3の金属層のパタ
ーニング工程では電極反応が生じたりすることなく、高
精度のパターン形成が可能となる。
第2の金属層からなる2層構造のパターンを形成した後
、第2の金属層を部分的に除去し、更にこの部分に第2
の金属層とは異なる金属からなる第3の金属層を部分着
膜した後、前記第1の金属層のパターンを完全に被覆す
るようなパターン形状となるように第3の金属層をパタ
ーニングするようにしているため、第3の金属層のパタ
ーニング工程では電極反応が生じたりすることなく、高
精度のパターン形成が可能となる。
第1図(a)〜(h)は、本発明実施例のイメージセン
サの製造工程を示す図、第2図は、一般的なイメージセ
ンサの構造を示す図、第3図(a)乃至(C)は、従来
例の配線パターンの形成工程の一部を示す図である。 1.11・・・基板、 2.12・・・下部電極(電極部)、 3.13・・・光導電体層、4.14・・・透光性電極
、5.15・・・配線部、2a・・・クロム層、5a・
・・金層、2b・・・クロム層、R1・・・第1のレジ
ストパターン、R2・・・第2のレジストパターン、R
3・・・第3のレジストパターン。 第1図(9) 第2図 第3図(Q) 第3図(b) 第3図(C)
サの製造工程を示す図、第2図は、一般的なイメージセ
ンサの構造を示す図、第3図(a)乃至(C)は、従来
例の配線パターンの形成工程の一部を示す図である。 1.11・・・基板、 2.12・・・下部電極(電極部)、 3.13・・・光導電体層、4.14・・・透光性電極
、5.15・・・配線部、2a・・・クロム層、5a・
・・金層、2b・・・クロム層、R1・・・第1のレジ
ストパターン、R2・・・第2のレジストパターン、R
3・・・第3のレジストパターン。 第1図(9) 第2図 第3図(Q) 第3図(b) 第3図(C)
Claims (6)
- (1)異種金属の積層体からなるパターンを含む配線パ
ターンを形成するに際し、 第1および第2の金属層を順次着膜する第1の着膜工程
と、 該第1および第2の金属層を選択的に除去し、配線パタ
ーンを形成する第1のパターニング工程と、 該配線パターンのうち一部領域において第2の金属層の
みを除去する除去工程と、 該一部領域およびその近傍に第3の金属層を部分的に着
膜する第2の着膜工程と、 前記第3の金属層を選択的に除去する第2のパターニン
グ工程とを含み、 前記第2のパターニング工程では、電極反応を防止すべ
く第1および第2の金属層のパターンが露呈することの
ないように被覆したことを特徴とする配線パターンの形
成方法。 - (2)前記第1および第2のパターニング工程で用いる
レジストパターンは、同一形状のパターンであることを
特徴とする特許請求の範囲第(1)項記載の配線パター
ンの形成方法。 - (3)前記第2のパターニング工程で用いるレジストパ
ターンは、前記第1のパターニング工程で用いるレジス
トパターンよりも大きいことを特徴とする特許請求の範
囲第(1)項記載の配線パターンの形成方法。 - (4)前記第3の金属層は前記第1の金属層と同一材料
から構成されるようにしたことを特徴とする特許請求の
範囲第(1)項乃至第(3)項のいずれかに記載の配線
パターンの形成方法。 - (5)前記第1の金属層はクロム層からなり、前記第2
の金属層は金層からなることを特徴とする特許請求の範
囲第(1)項記載の配線パターンの形成方法。 - (6)前記第3の金属層はクロム層、アルミニウム層、
ニクロム層、銅層のいずれかから構成されていることを
特徴とする特許請求の範囲第(5)項記載の配線パター
ンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259579A JPS62119966A (ja) | 1985-11-19 | 1985-11-19 | 配線パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60259579A JPS62119966A (ja) | 1985-11-19 | 1985-11-19 | 配線パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62119966A true JPS62119966A (ja) | 1987-06-01 |
Family
ID=17336075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60259579A Pending JPS62119966A (ja) | 1985-11-19 | 1985-11-19 | 配線パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113363303A (zh) * | 2021-06-03 | 2021-09-07 | 湖南智信微电子科技有限公司 | 一种透明导电基板及其制备方法 |
-
1985
- 1985-11-19 JP JP60259579A patent/JPS62119966A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113363303A (zh) * | 2021-06-03 | 2021-09-07 | 湖南智信微电子科技有限公司 | 一种透明导电基板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336295A (en) | Method of fabricating a transparent metal oxide electrode structure on a solid-state electrooptical device | |
| US20050219451A1 (en) | Semitransmissive liquid crystal display device and manufacturing method thereof | |
| US4451554A (en) | Method of forming thin-film pattern | |
| JP4251945B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| FR2750797A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur notamment d'un dispositif d'affichage a cristal liquide | |
| JPH04280231A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPS62119966A (ja) | 配線パタ−ンの形成方法 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH04240828A (ja) | 液晶表示装置及びその製造方法 | |
| JP2755707B2 (ja) | 光起電力装置の製造方法 | |
| JP3270920B2 (ja) | 液晶表示装置の製造方法 | |
| JP2588545B2 (ja) | 配線の形成方法 | |
| JPH05251701A (ja) | 薄膜トランジスタの形成方法 | |
| JPH05303111A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH11212119A (ja) | Tftアレイ基板及びその製造方法並びにこのtftアレイ基板を備えた液晶表示装置 | |
| JPH0470623A (ja) | 液晶表示装置の素子基板の製造方法 | |
| JPS6329977A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01297624A (ja) | 薄膜トランジスタ | |
| JPS633453A (ja) | イメ−ジセンサおよびその製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH02103968A (ja) | 光電変換素子 | |
| JPS6329993A (ja) | 配線基板およびその製造方法 | |
| JPH0720491A (ja) | 液晶表示装置とその製造方法 |