JPS62120740A - 信号多重化回路 - Google Patents
信号多重化回路Info
- Publication number
- JPS62120740A JPS62120740A JP26024585A JP26024585A JPS62120740A JP S62120740 A JPS62120740 A JP S62120740A JP 26024585 A JP26024585 A JP 26024585A JP 26024585 A JP26024585 A JP 26024585A JP S62120740 A JPS62120740 A JP S62120740A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control section
- signal
- read
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
信号多重化回路において、スタッフ制御部により同期化
したＮ系列のＰＣ１’ｌ信号をそれぞれ対応する２重化
メモリに書込んだ後、回線割当テーブルで指定されたＰ
ＣＭ信号のりを時間軸上の任意の位置に高速で読出して
多重化する様にしたので、回路構成が簡略化される。： 〔産業上の利用分野〕 ・ 本発明は、例えばＴＤＭＡｉ星通信装置に使用する信号
多重化回路の改良に関するものである。
したＮ系列のＰＣ１’ｌ信号をそれぞれ対応する２重化
メモリに書込んだ後、回線割当テーブルで指定されたＰ
ＣＭ信号のりを時間軸上の任意の位置に高速で読出して
多重化する様にしたので、回路構成が簡略化される。： 〔産業上の利用分野〕 ・ 本発明は、例えばＴＤＭＡｉ星通信装置に使用する信号
多重化回路の改良に関するものである。
ＴＤＭＡ通信の場合、衛生上の通話チャンネル（以下ｃ
ｈと省略する）の割当てが音声Ｃｈ（６４Ｋｂｉｔ／ｓ
）単位で行われる場合がある。例えば、６４Ｋｂｉｔ／
ｓ Ｘ ２４Ｃｈ＝ １５３６Ｋｂｉｔ／ｓの場合、単
位バーストである６ｔＫｔｒｉｔ／ｓ ｘ ＩＣｈを単
位とし：て、これを２４個割当てる場合と、バースト長
を可変にして６４Ｋｂｉｔｘ２ＡＣｈ分を割当てる場合
があるが、装置の構成ρ容易さから前者が用いられるこ
とが多い。
ｈと省略する）の割当てが音声Ｃｈ（６４Ｋｂｉｔ／ｓ
）単位で行われる場合がある。例えば、６４Ｋｂｉｔ／
ｓ Ｘ ２４Ｃｈ＝ １５３６Ｋｂｉｔ／ｓの場合、単
位バーストである６ｔＫｔｒｉｔ／ｓ ｘ ＩＣｈを単
位とし：て、これを２４個割当てる場合と、バースト長
を可変にして６４Ｋｂｉｔｘ２ＡＣｈ分を割当てる場合
があるが、装置の構成ρ容易さから前者が用いられるこ
とが多い。
一方、ＰＣＭ用信号多重化回路はバル：ススタ・ノフ技
術による信号速度調整後、ビ・ノド多重化を行つて高次
群に変化する事が一般的であるが、上記の様な音声ｃｈ
単位で多重化するにはビット多重化されたものをビット
分離を行った後、ビット再配列をしなければならない。
術による信号速度調整後、ビ・ノド多重化を行つて高次
群に変化する事が一般的であるが、上記の様な音声ｃｈ
単位で多重化するにはビット多重化されたものをビット
分離を行った後、ビット再配列をしなければならない。
そこで、音声ｃｈ単位で容易に多重化ができる信号多重
化回路が要望されている。
化回路が要望されている。
第３図は従来例のブロック図、第４図は第３図の動作説
明図を示す。尚、第４図中の左側の数字は第３図中の同
じ数字の部分の信号フォーマットを示す。そこで、第４
図を参照して第３図の動作を説明する。
明図を示す。尚、第４図中の左側の数字は第３図中の同
じ数字の部分の信号フォーマットを示す。そこで、第４
図を参照して第３図の動作を説明する。
第３図において、例えばそれぞれ非同期の＃１〜ＩＮの
ＰＣＭ信号（チャンネル数は２４とする）をスタッフ制
御部１に加えて、このＰＣＭ信号のクロックより少し早
いクロックで読出し、必要な個所にスタッファプルビッ
トを挿入して第４図−■に示す様に、互いに同期したＩ
Ｉ ｌ−Ｉ ＮのＰＣＭ信号が得られる。そこで、これ
を更にビット・多重化部２に加え、第４図−■に示す様
に、＃ ｌ −ｆｆ ＮのＰＣＭ信号のｂｏビットのみ
・・を集めて多重化する。
ＰＣＭ信号（チャンネル数は２４とする）をスタッフ制
御部１に加えて、このＰＣＭ信号のクロックより少し早
いクロックで読出し、必要な個所にスタッファプルビッ
トを挿入して第４図−■に示す様に、互いに同期したＩ
Ｉ ｌ−Ｉ ＮのＰＣＭ信号が得られる。そこで、これ
を更にビット・多重化部２に加え、第４図−■に示す様
に、＃ ｌ −ｆｆ ＮのＰＣＭ信号のｂｏビットのみ
・・を集めて多重化する。
しかし、衛生回線の割当てが上記の様に音声ｃｈ単位で
行われる場合、これをその様に変換しなればならないの
で、ビット多重化部２の出力をビット分離部３に加え、
例えば＃ Ｉ ＰＣＭ信号のＣｈ １のビットのみを分
離し、ビット再配列部４で再配列する。次に、Ｃｈ ２
から２４までを再配列した後、＃２からＩＮまでこれを
繰り返し、第４図−〇に示す様に音声ｃｈ単位に再配列
された多重化ＰＣＭ信号が得られる。
行われる場合、これをその様に変換しなればならないの
で、ビット多重化部２の出力をビット分離部３に加え、
例えば＃ Ｉ ＰＣＭ信号のＣｈ １のビットのみを分
離し、ビット再配列部４で再配列する。次に、Ｃｈ ２
から２４までを再配列した後、＃２からＩＮまでこれを
繰り返し、第４図−〇に示す様に音声ｃｈ単位に再配列
された多重化ＰＣＭ信号が得られる。
上記で説明した様に、ビット多重したものを、ビット分
離し、ビット再配列して音声ｃｈ単位に変換するので、
回路構成が複雑になると云う問題点がある。
離し、ビット再配列して音声ｃｈ単位に変換するので、
回路構成が複雑になると云う問題点がある。
上記の問題点は第１図に示す如く、Ｎ系列の非同期ＰＣ
Ｍ信号を同期化するスタッフ制御部１と、°制御部５よ
りの制御信号により該スタッフ制御部の出力を第１のメ
モリに書込むと共に、既に第２のメモリに書込まれた該
スタッフ制御部の出力を読出す２重化メモリ部６と、該
２重化メモリ部より読出されたＰＣＭ信号を多重化して
出力する出力選択切替部７と、該スタッフ制御部、２重
化メモリ、出力選択切替部の動作を制御する制御部５と
から構成された本発明の信号多重化回路により解決され
る。
Ｍ信号を同期化するスタッフ制御部１と、°制御部５よ
りの制御信号により該スタッフ制御部の出力を第１のメ
モリに書込むと共に、既に第２のメモリに書込まれた該
スタッフ制御部の出力を読出す２重化メモリ部６と、該
２重化メモリ部より読出されたＰＣＭ信号を多重化して
出力する出力選択切替部７と、該スタッフ制御部、２重
化メモリ、出力選択切替部の動作を制御する制御部５と
から構成された本発明の信号多重化回路により解決され
る。
（作用）
本発明はスタッフ制御部ｌで同期化したＮ系列のＰＣＭ
信号を２重化メモリ６に書込み、高速で読出すことによ
り、音声ｃｈ単位で多重化できる様にした。即ち、同期
′化された＃１〜ｆｌＮのＰＣＭ信号を２重化メモリに
書込んだ後、回線割当テーブル５３に指定されているア
ドレスに書込まれた音声ｃｈ単位のＰＣＭ信号を、時間
軸上の任意の位置に高速で読出し、これを出力選択切替
部７で多重化するので、回路構成が簡略化する。
信号を２重化メモリ６に書込み、高速で読出すことによ
り、音声ｃｈ単位で多重化できる様にした。即ち、同期
′化された＃１〜ｆｌＮのＰＣＭ信号を２重化メモリに
書込んだ後、回線割当テーブル５３に指定されているア
ドレスに書込まれた音声ｃｈ単位のＰＣＭ信号を、時間
軸上の任意の位置に高速で読出し、これを出力選択切替
部７で多重化するので、回路構成が簡略化する。
第１図は本発明の実施例のブロック図、第２図は第１図
の動作説明図を示す。尚、全図を通じて同一記号は同一
対象物を示し、第２図の左側の数字は第１図中の同じ数
字の部分の信号フォーマットを示す、そこで、第２図を
参照して第１図の動作を説明する。
の動作説明図を示す。尚、全図を通じて同一記号は同一
対象物を示し、第２図の左側の数字は第１図中の同じ数
字の部分の信号フォーマットを示す、そこで、第２図を
参照して第１図の動作を説明する。
まず、メモリ書込み制御部５１よりの読出しパルスやク
ロックを用いてスタッフ制御部ｌで第２図−〇に示す様
に、＃１〜＃Ｎ１のＰＣＭ信号は同期化され、２重化メ
モリ６に加えられる。このメモリは、例えばＩＣ化され
た複数匍のランダムアクセスメモリで構成された大容量
の速度変換メモリで、一方が書込み動作の時は、他方は
読出し動作をしている。
ロックを用いてスタッフ制御部ｌで第２図−〇に示す様
に、＃１〜＃Ｎ１のＰＣＭ信号は同期化され、２重化メ
モリ６に加えられる。このメモリは、例えばＩＣ化され
た複数匍のランダムアクセスメモリで構成された大容量
の速度変換メモリで、一方が書込み動作の時は、他方は
読出し動作をしている。
一方、メモリ書込み制御部５１からアドレスが切替え制
御部５４を介して、例えばメモリ６１１〜６１Ｎに加え
られるので、＃１〜＃ＮのＰＣＭ信号はそれぞれ対応す
るメモリに低速で書込まれる。そして、規定の書込み回
数（例えば、ＰＣＭ信号の１フレ一ム分）が完了したら
、メモリ書込み制御部５１の命令で切替え制御部５４は
反対側のメモリ６２１〜６２Ｎを書込み側に、メモリ６
１１〜６１Ｎを読出し側に切替えると共に、出力選択切
替部７もメモリ６１１〜６１Ｎに接続される。
御部５４を介して、例えばメモリ６１１〜６１Ｎに加え
られるので、＃１〜＃ＮのＰＣＭ信号はそれぞれ対応す
るメモリに低速で書込まれる。そして、規定の書込み回
数（例えば、ＰＣＭ信号の１フレ一ム分）が完了したら
、メモリ書込み制御部５１の命令で切替え制御部５４は
反対側のメモリ６２１〜６２Ｎを書込み側に、メモリ６
１１〜６１Ｎを読出し側に切替えると共に、出力選択切
替部７もメモリ６１１〜６１Ｎに接続される。
そこで、次に入力する＃１〜ｔｌＮのＰＣＭ信号はメモ
リ６２１〜６２Ｎに書込まれるが、メモリ６１１〜６１
Ｎに既に書込まれたＰＣＭ信号はメモリ書込み制御部５
１よりの読出しタイミングで駆動された、メモリ読出し
制御部５２よりのスキャン信号でスキャンされた回線割
当テーブル（基準局よりの回線割当情報により自分が読
出したいアドレスをテーブルにしである）５３の中のア
ドレスが切替え制御部５４を介してメモリ６１１〜６１
Ｎに逐次加えられて対応する部分が読出される。
リ６２１〜６２Ｎに書込まれるが、メモリ６１１〜６１
Ｎに既に書込まれたＰＣＭ信号はメモリ書込み制御部５
１よりの読出しタイミングで駆動された、メモリ読出し
制御部５２よりのスキャン信号でスキャンされた回線割
当テーブル（基準局よりの回線割当情報により自分が読
出したいアドレスをテーブルにしである）５３の中のア
ドレスが切替え制御部５４を介してメモリ６１１〜６１
Ｎに逐次加えられて対応する部分が読出される。
この時、読出しタイミシグを各メモリ毎に予め決めてお
くと、第２図−■に示す様に、時間軸上の任意の位置に
音声ｃｈ単位で必要なＰＣＭ信号が得られる。そこで、
出力選択切替部７を介して取出すと第２図−〇に示す様
に音声ｃｈ単位で多重化されたＰＣＭ信号が得られる。
くと、第２図−■に示す様に、時間軸上の任意の位置に
音声ｃｈ単位で必要なＰＣＭ信号が得られる。そこで、
出力選択切替部７を介して取出すと第２図−〇に示す様
に音声ｃｈ単位で多重化されたＰＣＭ信号が得られる。
これにより、ビット多重化部、ビット分離部、ビット再
配列部が不要となり回路構成が簡略化される。
配列部が不要となり回路構成が簡略化される。
上記の様に、２重化メモリを用いて音声単位で多重化さ
れたＰＣＭ信号を得る様にしたので回路構成が簡略化さ
れると云う効果がある。
れたＰＣＭ信号を得る様にしたので回路構成が簡略化さ
れると云う効果がある。
第１図は本発明の実施例のブロック図、第２図は第１図
の動作説明図、 第３図は従来例のブロック図、 第４図は第３図の動作説明図を示す。 図において、 １はスタッフ制御部、 ５は制御部、 ６は２重化メモリ、
の動作説明図、 第３図は従来例のブロック図、 第４図は第３図の動作説明図を示す。 図において、 １はスタッフ制御部、 ５は制御部、 ６は２重化メモリ、
Claims (1)
- 【特許請求の範囲】 ＴＤＭＡ衛生通信装置において、 Ｎ系列の非同期ＰＣＭ信号を同期化するスタッフ制御部
（１）と、 該スタッフ制御部の出力を第１のメモリに書込むと共に
、既に第２のメモリに書込まれた該スタッフ制御部の出
力を読出す２重化メモリ部（６）と、該２重化メモリ部
より読出されたＰＣＭ信号を多重化して出力する出力選
択切替部（７）と、該スタッフ制御部、２重化メモリ部
、出力選択切替部の動作を制御する制御部（５）とから
構成されたことを特徴とする信号多重化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26024585A JPS62120740A (ja) | 1985-11-20 | 1985-11-20 | 信号多重化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26024585A JPS62120740A (ja) | 1985-11-20 | 1985-11-20 | 信号多重化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120740A true JPS62120740A (ja) | 1987-06-02 |
Family
ID=17345367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26024585A Pending JPS62120740A (ja) | 1985-11-20 | 1985-11-20 | 信号多重化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120740A (ja) |
-
1985
- 1985-11-20 JP JP26024585A patent/JPS62120740A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60247731A (ja) | バツフアメモリ | |
| JPH0548560A (ja) | Ｐｃｍ伝送路におけるデータのフレーム遅延補正方式 | |
| JPH05153641A (ja) | 空間／時間スイツチング装置 | |
| JPS62120740A (ja) | 信号多重化回路 | |
| US4319352A (en) | TIM Bus structure | |
| JPH07141250A (ja) | メモリ制御装置 | |
| JP3455474B2 (ja) | ディジタル交換装置およびその装置のデータ交換方法 | |
| JPH0445698A (ja) | 信号情報のチャンネル同期交換の方法 | |
| US6269097B1 (en) | Time switch with the control memory | |
| JP2553302B2 (ja) | タイムスロット入替装置 | |
| JPH0563673A (ja) | 時分割多重回路 | |
| KR100366789B1 (ko) | 교환시스템의 피씨엠 데이터 다중화 장치 | |
| US5592479A (en) | Time switching device having identical frame delay and a method thereof in a full-electronic exchange | |
| JPH05308686A (ja) | 異速度分岐多重回路 | |
| JPS6219120B2 (ja) | ||
| JPS58151745A (ja) | ル−プ式デ−タハイウエイの同期装置 | |
| KR930004306B1 (ko) | 뮤즈(muse) 음성데코더의 워드 디인터리브 회로 | |
| JPS63151235A (ja) | 多重化マルチフレ−ム同期回路 | |
| JPH01144752A (ja) | ディジタルデータ伝送方式 | |
| JP2888048B2 (ja) | 時分割多重分離回路 | |
| JPS60130947A (ja) | 通話路同期接続方式 | |
| JPH04186938A (ja) | デジタル信号変換方式 | |
| JPH07154356A (ja) | 同期データ信号送受信装置 | |
| JPS6039240B2 (ja) | 時分割型音声フアイル | |
| JPH088556B2 (ja) | 時分割多重化装置 |