JPS6212213A - アナログデジタル変換器 - Google Patents
アナログデジタル変換器Info
- Publication number
- JPS6212213A JPS6212213A JP60150102A JP15010285A JPS6212213A JP S6212213 A JPS6212213 A JP S6212213A JP 60150102 A JP60150102 A JP 60150102A JP 15010285 A JP15010285 A JP 15010285A JP S6212213 A JPS6212213 A JP S6212213A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- flip
- voltage comparator
- flop
- connects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は映像等のアナログ信号をデジタル信号に変換す
るアナログデジタル変換器（以下Ａ／Ｄ変換器という）
に関するものである。
るアナログデジタル変換器（以下Ａ／Ｄ変換器という）
に関するものである。
（従来の技術）
第２図は従来の進行波形Ａ／Ｄ変換器の構成を示してい
る。同図において、１はアナログ信号入力端子であり、
電圧比較器２と遅延線３に接続される。基準電圧源（Ｖ
ｒ−ｒ）４は電圧比較器２およびＤ／Ａ変換器５と３段
目以降のＤ／Ａ変換器に接続される。電圧比較器２はフ
リップ・フロップ６に、またフリップ・フロップ６はＤ
／Ａ変換器５とフリップ・フロップ７に接続される。Ｄ
／Ａ変換器５は電圧比較器８に接続され、電圧比較器８
は、またフリップ・フロップ９に接続される。遅延線３
は電圧比較器８および第３段目の遅延線に接続される。
る。同図において、１はアナログ信号入力端子であり、
電圧比較器２と遅延線３に接続される。基準電圧源（Ｖ
ｒ−ｒ）４は電圧比較器２およびＤ／Ａ変換器５と３段
目以降のＤ／Ａ変換器に接続される。電圧比較器２はフ
リップ・フロップ６に、またフリップ・フロップ６はＤ
／Ａ変換器５とフリップ・フロップ７に接続される。Ｄ
／Ａ変換器５は電圧比較器８に接続され、電圧比較器８
は、またフリップ・フロップ９に接続される。遅延線３
は電圧比較器８および第３段目の遅延線に接続される。
また、フリップ・フロップ７および９の出力は第３段目
のＤ／Ａ変換器およびフリップ・フロップに接続される
。なおサンプリングクロック入力端子１０は全てのフリ
ップ・フロップに接続される。
のＤ／Ａ変換器およびフリップ・フロップに接続される
。なおサンプリングクロック入力端子１０は全てのフリ
ップ・フロップに接続される。
次に、この動作を説明する。Ａ／Ｄ変換器はアナログ信
号をデジタルデータ符号に変換するものであり、ｎビッ
トのデジタルデータ符号に変換する場合には第２図に示
す回路の第ｎ段まで必要となる。第２図は２段目までの
構成を示している。
号をデジタルデータ符号に変換するものであり、ｎビッ
トのデジタルデータ符号に変換する場合には第２図に示
す回路の第ｎ段まで必要となる。第２図は２段目までの
構成を示している。
まず、アナログ信号入力端子１に印加された信号電圧と
■１゜ｔ４の電圧が電圧比較器２によって比較され、こ
の状態がフリップ・フロップ６に記憶される。すなわち
、アナログ信号入力のフルスケールをｖｒ、、４の２倍
にとり、アナログ信号入力がＶｌ。、４より高電圧の場
合はフリップ・フロップ６にサンプリングクロック入力
端子１０に同期して１１″が書き込まれる。逆にＶ、、
、４より低電圧の場合は、フリップ・フロップ６に°°
Ｏ″が書き込まれる。フリップ・フロップ６の出力がデ
ジタルデータ符号のＭＳＢ（Ｍｏｓｔ ５１ｇｎ１ｆｉ
ｃａｎｔ Ｂｉｔ）となる。
■１゜ｔ４の電圧が電圧比較器２によって比較され、こ
の状態がフリップ・フロップ６に記憶される。すなわち
、アナログ信号入力のフルスケールをｖｒ、、４の２倍
にとり、アナログ信号入力がＶｌ。、４より高電圧の場
合はフリップ・フロップ６にサンプリングクロック入力
端子１０に同期して１１″が書き込まれる。逆にＶ、、
、４より低電圧の場合は、フリップ・フロップ６に°°
Ｏ″が書き込まれる。フリップ・フロップ６の出力がデ
ジタルデータ符号のＭＳＢ（Ｍｏｓｔ ５１ｇｎ１ｆｉ
ｃａｎｔ Ｂｉｔ）となる。
次に、 Ｄ／Ａ変換器５のデジタル入力端に第１段目で
得られたＭＳＢとＭＳＢの１つ下の桁（ＭＳＢ−１）を
”１″にして印加し、Ｄ／Ａ変換器５でアナログ信号出
力を得る。一方アナログ信号入力Ｖｒａは電圧比較器２
、フリップ・フロップ６およびＤ／Ａ変換器５の各回路
の遅延以上の分だけ遅延線３によって遅延され電圧比較
器８によって、この信号と、上記Ｄ／Ａ変換器出力が比
較される。この状態がフリップ・フロップ９に記憶され
る。これがデジタルデータ符号のＭＳＢの一つ下の桁（
ＭＳＢ−１）の値となる。
得られたＭＳＢとＭＳＢの１つ下の桁（ＭＳＢ−１）を
”１″にして印加し、Ｄ／Ａ変換器５でアナログ信号出
力を得る。一方アナログ信号入力Ｖｒａは電圧比較器２
、フリップ・フロップ６およびＤ／Ａ変換器５の各回路
の遅延以上の分だけ遅延線３によって遅延され電圧比較
器８によって、この信号と、上記Ｄ／Ａ変換器出力が比
較される。この状態がフリップ・フロップ９に記憶され
る。これがデジタルデータ符号のＭＳＢの一つ下の桁（
ＭＳＢ−１）の値となる。
このようにして得られた第２段目のフリップ・フロップ
７および９の値は２ビツトＡ／Ｄ変換器のデジタルデー
タ符号となる。これ以上のビットが必要な場合には第２
図に示した段数を増せば任意のビット長のＡ／Ｄ変換器
が得られる。
７および９の値は２ビツトＡ／Ｄ変換器のデジタルデー
タ符号となる。これ以上のビットが必要な場合には第２
図に示した段数を増せば任意のビット長のＡ／Ｄ変換器
が得られる。
このように、上記従来の進行波形Ａ／Ｄ変換器において
も遅延回路にアナログ遅延線を用いて高速のＡ／Ｄ変換
が可能であった。
も遅延回路にアナログ遅延線を用いて高速のＡ／Ｄ変換
が可能であった。
（発明が解決しようとする問題点）
上記従来のＡ／Ｄ変換では遅延線の小型化が困雛で、Ａ
／Ｄ変換器として集積化することができない欠点があっ
た。本発明の目的は、従来の欠点を解消し、集積化され
たＡ／Ｄ変換器を提供することである。
／Ｄ変換器として集積化することができない欠点があっ
た。本発明の目的は、従来の欠点を解消し、集積化され
たＡ／Ｄ変換器を提供することである。
（問題点を解決するための手段）
本発明のＡ／Ｄ変換器は、基準電圧源、電圧比較器、フ
リップ・フロップ、Ｄ／Ａ変換器および遅延回路からな
る進行波形Ａ／Ｄ変換器において、従来集積化が困雅で
あった遅延回路をＳＡＷ （ＳｕｒｆａｃｅＡｃｏｕｓ
ｔｉｃ Ｗａｖｅｓ）素子で実現することによって、変
換時間が短く、必要素子が少なくてすむ等の進行波形Ａ
／Ｄ変換器の利点を残したまま小型集積化を計ったもの
である。
リップ・フロップ、Ｄ／Ａ変換器および遅延回路からな
る進行波形Ａ／Ｄ変換器において、従来集積化が困雅で
あった遅延回路をＳＡＷ （ＳｕｒｆａｃｅＡｃｏｕｓ
ｔｉｃ Ｗａｖｅｓ）素子で実現することによって、変
換時間が短く、必要素子が少なくてすむ等の進行波形Ａ
／Ｄ変換器の利点を残したまま小型集積化を計ったもの
である。
（作 用）
本発明は、上記の構成により、遅延線をＳＡＷ素子でお
き換えると超小型化が達成でき、進行波形Ａ／Ｄ変換器
の集積化が可能になる。
き換えると超小型化が達成でき、進行波形Ａ／Ｄ変換器
の集積化が可能になる。
（実施例）
本発明の一実施例を第１図に基づいて説明する。
第１図は本発明のＡ／Ｄ変換器のブロック図である。
同図において、第２図の従来例と同一部分に関しては同
じ番号を付しその説明を省略する。
じ番号を付しその説明を省略する。
第１図において、アナログ信号入力端子１は電圧比較器
２と５Ａｌｉｌ素子１１に接続される。基準電圧源（Ｖ
ｒ−ｆ）４は電圧比較器２と３段目以降のＤ／Ａ変換器
に接続される。電圧比較器２はフリップ・フロップ６に
、またフリップ・フロップ６はＤ／Ａ変換器５とフリッ
プ・フロップ７に、Ｄ／Ａ変換器５は電圧比較器８に接
続され、電圧比較器８はまたフリップ・フロップ９に接
続される。ＳＡＷ素子１１は電圧比較器８および第３段
目の５ＡＩＩＩ素子に接続される。またフリップ・フロ
ップ７および９の出力は第３段目のＤハ変換器およびフ
リップ・フロップに接続される。なおサンプリングクロ
ック入力端子１０は全てのフリップ・フロップに接続さ
れる。
２と５Ａｌｉｌ素子１１に接続される。基準電圧源（Ｖ
ｒ−ｆ）４は電圧比較器２と３段目以降のＤ／Ａ変換器
に接続される。電圧比較器２はフリップ・フロップ６に
、またフリップ・フロップ６はＤ／Ａ変換器５とフリッ
プ・フロップ７に、Ｄ／Ａ変換器５は電圧比較器８に接
続され、電圧比較器８はまたフリップ・フロップ９に接
続される。ＳＡＷ素子１１は電圧比較器８および第３段
目の５ＡＩＩＩ素子に接続される。またフリップ・フロ
ップ７および９の出力は第３段目のＤハ変換器およびフ
リップ・フロップに接続される。なおサンプリングクロ
ック入力端子１０は全てのフリップ・フロップに接続さ
れる。
上記実施例の動作は、従来例と同じであるのでその説明
は省略する。
は省略する。
本発明のキーポイントとなるＳＡＷ素子について説明す
る。
る。
進行波形Ａ／Ｄ変換器は一般にサンプリングクロック１
００ＭＨｚ程度で用いられる。そのためＬＯｎｓ程度の
遅延回路が必要となる。これを遅延線で実現すると、少
なくとも１００ｍｍ２程度のスペースが必要となる。し
かしＳＡＷ素子を用いれば、１μｍあたり１／３ｎｓ程
度の遅延が可能となるので、Ｉｏｎｓの遅延回路を実現
するには３０μｍの間隔があればよい。
００ＭＨｚ程度で用いられる。そのためＬＯｎｓ程度の
遅延回路が必要となる。これを遅延線で実現すると、少
なくとも１００ｍｍ２程度のスペースが必要となる。し
かしＳＡＷ素子を用いれば、１μｍあたり１／３ｎｓ程
度の遅延が可能となるので、Ｉｏｎｓの遅延回路を実現
するには３０μｍの間隔があればよい。
このように、進行波形Ａ／Ｄ変換器を集積化する際の最
大のネックであった遅延回路にＳＡＷ素子を用いること
によって小型集積化が達成できる。
大のネックであった遅延回路にＳＡＷ素子を用いること
によって小型集積化が達成できる。
（発明の効果）
本発明によれば、進行波形Ａ／Ｄ変換器の小型集積化の
ネックであったアナログ遅延回路にＳＡＷ素子を用いた
ことにより、小型集積化が可能となる効果がある。
ネックであったアナログ遅延回路にＳＡＷ素子を用いた
ことにより、小型集積化が可能となる効果がある。
第１図は本発明の一実施例におけるＡ／Ｄ変換器のブロ
ック図、第２図は従来のＡ／Ｄ変換器のブロック図であ
る。 １ ・・・アナログ信号入力端子、 ２，８ ・・・電
圧比較器、 ３ ・・・遅延線、 ４ ・・・基準電圧
源、 ５ ・・・Ｄ／Ａ変換器、 ６，７．９ ・・
・フリップ・フロップ、１０・・・サンプリングクロッ
ク入力端子、１１・・・ＳＡＷ素子。 特許出願人 松下電器産業株式会社 ′吏ヲ 第１図
ック図、第２図は従来のＡ／Ｄ変換器のブロック図であ
る。 １ ・・・アナログ信号入力端子、 ２，８ ・・・電
圧比較器、 ３ ・・・遅延線、 ４ ・・・基準電圧
源、 ５ ・・・Ｄ／Ａ変換器、 ６，７．９ ・・
・フリップ・フロップ、１０・・・サンプリングクロッ
ク入力端子、１１・・・ＳＡＷ素子。 特許出願人 松下電器産業株式会社 ′吏ヲ 第１図
Claims (1)
- 基準電圧源、電圧比較器、フリップ・フロップ、デジタ
ルアナログ変換器および遅延回路からなる進行波形アナ
ログデジタル変換器において、遅延回路としてＳＡＷ素
子を使用することを特徴とするアナログデジタル変換器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60150102A JPS6212213A (ja) | 1985-07-10 | 1985-07-10 | アナログデジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60150102A JPS6212213A (ja) | 1985-07-10 | 1985-07-10 | アナログデジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6212213A true JPS6212213A (ja) | 1987-01-21 |
Family
ID=15489547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60150102A Pending JPS6212213A (ja) | 1985-07-10 | 1985-07-10 | アナログデジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6212213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106967A (ja) * | 1993-10-05 | 1995-04-21 | Nippondenso Co Ltd | アナログ・デジタル変換器 |
-
1985
- 1985-07-10 JP JP60150102A patent/JPS6212213A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106967A (ja) * | 1993-10-05 | 1995-04-21 | Nippondenso Co Ltd | アナログ・デジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63215223A (ja) | アナログ−デイジタル変換器 | |
| JPH01133422A (ja) | 全並列逐次比較形アナログ‐デジタル変換器 | |
| JP4402108B2 (ja) | アナログ・ディジタル変換装置、アナログ・ディジタル変換のための方法、又は当該変換装置がもたらされる信号処理システム | |
| US6028545A (en) | Muti-bit successive-approximation analog-to-digital converter with improved conversion speed | |
| US20080024346A1 (en) | Analog-to-digital conversion using asynchronous current-mode cyclic comparison | |
| US5084701A (en) | Digital-to-analog converter using cyclical current source switching | |
| JPS6212213A (ja) | アナログデジタル変換器 | |
| JP2001345700A (ja) | Ａ／ｄ変換回路 | |
| KR102610407B1 (ko) | 직렬 시간 인터리브 구조기반의 고성능 아날로그 디지털 컨버터 | |
| JPS58165441A (ja) | Ｐｃｍ信号符号器 | |
| KR880002500B1 (ko) | 16비트용 고속 a/d 콘버터 | |
| JP4540829B2 (ja) | アナログデジタルコンバータ | |
| JPS61292420A (ja) | Ａ／ｄ変換器 | |
| JPH075704Y2 (ja) | 多チャンネルａ／ｄ変換器 | |
| Cecil et al. | A two-chip PCM codec for per-channel applications | |
| JPH07231256A (ja) | アナログ／ディジタル変換器 | |
| JPS60108046U (ja) | アナログデジタル変換回路 | |
| JPS6058611B2 (ja) | Ａｄ・ｄａ変換器 | |
| JPS6097727A (ja) | Ａ／ｄ変換器 | |
| JPH01189230A (ja) | 縦続型アナログ・ディジタル変換器 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| RU2013863C1 (ru) | Устройство аналого-цифрового преобразования | |
| JPH01160219A (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPS62254523A (ja) | Ｐｃｍ信号符号器 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 |