JPH075704Y2 - 多チャンネルａ／ｄ変換器 - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は複数のアナログ信号を、並行して同時にディジ
タル信号に変換することができる、多チャンネルA/D変
換器に関する。

（従来技術とその問題点） 従来から多チャンネルA/D変換器としては第３図に示す
ようなものがあった。

この多チャンネルA/D変換器は、CQ出版株式会社発行
「実用電子回路ハンドブック（３）」の112ページから1
14ページに記載されている。

簡単に説明すると、カウンタCTR₃がクロック信号CK₃に
よってカウントアップすることによって、D/A変換器DAC
₃から階段波形が出力され、それぞれ入力端子V₃₁…V₃₄
から入力されるアナログ信号が各比較器CO₃₁‥‥CO₃₄で
比較される。それが等しくなるとRSフリップフロップFF
₃₁…FF₃₄がセットされて、カウンタCTR₃がその時出力し
ているディジタル信号を、ラッチ回路LA₃₁‥‥LA₃₄でラ
ッチし、それぞれ入力端子V₃₁‥‥V₃₄に入力されたアナ
ログ信号に対応したディジタル信号を、出力端子D₃₁‥
‥D₃₄から出力する。

ところが、以上のようなA/D変換器では「カウンタの計
数に時間がかかり、変換時間がおそい」、「入力電圧に
よって変換時間が変り一定でない」等の欠点があった。

（考案の目的） 本考案は以上の欠点を取り除いて、変換時間が早く、変
換時間が一定である多チャンネルA/D変換器を提供する
ためになされたものである。

（考案の構成） 本考案は、２進ディジタル信号の各ビットの重さに対応
したアナログ信号を順次出力する各チャンネルに対して
共通に設けた基準電圧発生回路と、入力アナログ信号を
ホールドするコンデンサと、各チャンネル毎に設けたコ
ンデンサの端子電圧と基準電圧発生回路の出力電圧を比
較する比較器と、比較器の出力信号に応じて各ビットを
設定する複数ビットからなるレジスタと、コンデンサの
充電または放電を基準電圧発生回路の出力電圧と比較器
の出力信号によって制御する充放電制御回路とで構成さ
れた多チャンネルA/D変換器である。

（実施例） 第１図は、本考案の一実施例である多チャンネルA/D変
換器の回路図である。

第２図の波形図によって、その多チャンネルA/D変換器
の動作説明をする。なお、この実施例ではディジタル信
号は４ビットとして説明する。

シフトレジスタSR₁₁は最初MSBだけが［１］（ただし、
［］は２進数を示す）で、（２−１）のようなクロック
信号CK₁によって順次［１］をLSB側へシフトするもので
ある。［１］をLSBまでシフトすると、再び適当なタイ
ミングでMSBに［１］がセットされ、順次LSB側へシフト
する。

以上のようなSR₁₁の出力信号をD/A変換器DAC₁へ入力す
ることによって（2-5）のような２進コード信号の各ビ
ットに対応した基準電圧V_A、V_B、V_C、V_Dを順次発生する基
準電圧発生回路VG₁を構成している。

該基準電圧は各チャンネルCH₁₁、CH₁₂、CH₁₃、CH₁₄に入力
されており、該各チャンネルCH₁₁・・・CH₁₄は入力端子
V₁₁、V₁₂、V₁₃、V₁₄に入力されたアナログ信号を、それぞ
れディジタル信号に変換して、出力端子D₁₁、D₁₂、D₁₃、D
₁₄より４ビットのディジタル信号として出力する。

チャンネルCH₁₁・・・CH₁₄の回路はそれぞれ同様の回路構
成で同様の動作を行なうため、チャンネルCH₁₁について
のみ説明をする。

図（2-6）に例示するように、入力端子V₁₁に基準電圧V_A
より低い電圧V_iを入力したとすると、（2-2）のサンプ
リングパルス信号によってアナログゲートG₁₁が一時的
に導通状態になって、コンデンサC₁₁に電圧V_iがホール
ドされる。

該電圧V_iはバッファ増幅器BA₁₂を介して増幅器A₁と比較
器CO₁の入力端子へ入力されている。

次のクロック信号で、増幅器A₁と比較器CO₁の入力端
子に基準電圧V_Aが入力されると、比較器CO₁に入力され
ている電圧の大小関係はV_A＞V_iであるため、出力信号は
［０］となり、シフトレジスタSR₁₂のLSBにパルス信号
φ₁₂の立上りで［０］が書き込まれる。

同時に増幅器A₁からはV_i−V_Aの電圧が出力され、パルス
信号φ₁₂によってアナログゲートG₁₃を通過し、コンデ
ンサC₁₂に該電圧V_i−V_Aがホールドされるが、シフトレ
ジスタSR₁₂のLSBが［０］であるため、アンド回路AN₁の
出力信号は［０］となってアナログゲートG₁₂は導通状
態にはならない。

なお、（2-6）にコンデンサC₁₁の端子間電圧を実線で、
基準電圧発生回路VG₁より出力される基準電圧を破線で
表わしている。

次のクロック信号で基準電圧発生回路VG₁から基準電圧V
_Bを出力すると、V_B＜V_iであるため比較器CO₁の出力信号
は［１］となり、シフトレジスタSR₁₂はパルス信号φ₁₂
で先に記憶している［０］が１つ上のビットにシフトす
ると同時にLSBに１が記憶される。そしてアンド回路AN₁
はパルス信号φ₁₁が通過可能な状態になる。同時に増幅
器A₁の出力端子からはV_i−V_Bの電圧が出力されて、アナ
ログゲートG₁₃を介してコンデンサC₁₂にホールドされ
る。

従って、パルス信号φ₁₁はアンド回路AN₁を介してアナ
ログゲートG₁₂を一定時間導通状態にすることにより、
コンデンサC₁₂に充電されていた電圧がバッファ増幅器B
A₁₁、アナログゲートG₁₂を介してコンデンサC₁₁にV_i−V
_Bの値の電圧がホールドされる。

なお、この実施例では増幅器A₁、アナログゲートG₁₃、
コンデンサC₁₂、バッファ増幅器BA₁₁、アナログゲートG
₁₂とシフトレジスタSR₁₂のLSBの部分、アンド回路AN₁が
実用新案登録請求の範囲に記載された充放電制御回路と
なる。

次のクロック信号で基準電圧発生回路VG₁から基準電圧V
_Cを出力すると、V_C＜V_i−V_Bであるので比較器CO₁の出力
信号は［１］となり、シフトレジスタSR₁₂のLSBとその
上のビットに先に記憶している［01］を、１ビット上位
にシフトすると同時にLSBに［１］をさらに記憶する。

同時に増幅器A₁の出力端子からは（V_i−V_B）−V_Cの電圧
を出力し、アナログゲートG₁₃を介してコンデンサC₁₂へ
充電する。

パルス信号φ₁₁はアンド回路AN₁を通過してアナログゲ
ートG₁₁を導通状態にし、コンデンサC₁₂の充電電圧（V_i
−V_B）−V_CをコンデンサC₁₁に充電する。

次のクロック信号で基準電圧発生回路VG₁から基準電圧V
_Dを出力すると、V_D＜(V_i−V_B）−V_Cであるので、比較器
CO₁の出力信号は１となり、シフトレジスタSR₁₂のLSBか
ら３ビットは、先に記憶している［011］を１ビット上
位にシフトすると同時にLSBに［１］をさらに記憶す
る。

以上のようにして、シフトレジスタSR₁₂へ記憶された４
ビットのディジタル信号は［0111］となり、入力端子V
₁₁に入力したアナログ信号をディジタル信号に変換した
ものとして出力端子D₁₁より出力する。

以上、上記変換動作を繰り返し行なう。

次にホールド用コンデンサを１つにした他の実施例を第
４図に示し、その動作を第５図の波形図によって説明す
る。第１図の説明と同様に第４図のチャンネルCH₄₁つい
てのみ動作説明を行なう。

シフトレジスタSR₄₂と基準電圧発生回路VG₄は、第１図
のシフトレジスタSR₁₂と基準電圧発生回路VG₁とまった
く同じ動作をするもので、それぞれ（5-4）のパルス信
号φ₄₂と（5-1）のクロック信号CK₄によって働く。

先の第１図の説明のときと同様に、入力端子V₄₁に基準
電圧V_Aより低い電圧V_iを入力しておくと、反転バッファ
増幅器BA₄₁の出力端子からは−V_iの電圧が出力される。

（5-3）に示すよううなリセットパルスRE₄によって、ア
ナログゲートG₄₃を導通状態にしてコンデンサC₄の充電
電荷を放電する。この状態で（5-2）のような特定の時
間幅のサンプリングパルス信号を入力すると、その時間
幅中、V_i/R₄の電流が抵抗R₄から反転バッファ増幅器BA
₄₁の方向へ流れ、コンデンサC₄が電圧V_iに充電される。
抵抗R₄、コンデンサC₄、増幅器A₄₁は、積分回路を構成
している。

なお、説明を容易にするためコンデンサC₄への充放電
は、抵抗R₄へアナログゲートG₄₁、G₄₂を介して加えられ
る電圧の絶対値と同じ電圧が充放電によって変化するよ
うに、コンデンサC₄の容量と抵抗R₄の値とサンプリング
パルスの時間幅と単安定マルチバイブレータMMV₄の出力
パルスの時間幅とを設定している。

比較器CO₄は、第１図の実施例中の比較器CO₁と同様に、
入力端子への入力信号が入力端子への入力信号より
大きいときには、出力信号は［１］に、その反対の場合
には［０］になる。その比較器CO₄に応じて設定された
シフトレジスタSR₄₂のLSBが［１］のとき、アンド回路A
N₄を（5-5）に示すパルス信号φ₄₁が通過し、単安定マ
ルチバイブレータMMV₄よりサンプリングパルス信号SH₄
と同じ時間幅の（5-6）に示すような信号を出力して、
アナログゲートG₄₂を導通状態にし基準電圧発生回路VG₄
の出力電圧を、バッファ増幅器BA₄₂を介して抵抗R₄に加
えることによってコンデンサC₄に充電されている電荷を
基準電圧に対応して放電する。

以上のような動作によってコンデンサC₄の端子間電圧は
（5-7）の実線で示すような変化をし、入力端子V₄₁に入
力したアナログ信号に対応したディジタル信号をシフト
レジスタSR₄₂に形成することができ、出力端子D₄₁より
そのディジタル信号を出力する。

そして各チャンネルCH₄₂、CH₄₃、CH₄₄も入力端子V₄₂、V₄₃、
V₄₄に入力されているアナログ信号に対応したディジタ
ル信号を、それぞれの出力端子D₄₂、D₄₃、D₄₄より出力す
る。

（考案の効果） 以上のように本考案の多チャンネルA/D変換器によれ
ば、従来の多チャンネルA/D変換器である計数方式のも
のに比べて、変換時間が早くまたその変換時間も一定で
ある、という特徴を有した従来にない多チャンネルA/D
変換器である。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、 第２図は、第１図の回路図の動作を示す波形図、 第３図は、従来例を示す回路図、 第４図は、この発明の他の実施例を示す回路図、 第５図は、第４図の回路図の動作を示す波形図である。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】入力端子それぞれに異なったアナログ信号
   を入力することが可能な複数のチャンネルでなり、 変換する２進ディジタル信号のビット数に等しいステッ
   プ数で各ビットの重さに対応したアナログ信号を順次出
   力する各チャンネルに対して共通に設けた基準電圧発生
   回路と、 各チャンネル毎に、入力アナログ信号をホールドするコ
   ンデンサと、 該コンデンサの端子電圧と基準電圧発生回路の出力電圧
   を比較する比較器と、 該比較器の出力信号に応じて各ビットを設定する複数ビ
   ットからなるレジスタと、 前記コンデンサの充電または放電を、前記比較器の出力
   信号がハイまたはローレベルの時、前記レジスタにデー
   タを書込みすると共に、前記コンデンサの端子電圧と直
   前の前記基準電圧発生回路の出力電圧との差に電圧に、
   該コンデンサの端子電圧を充電または放電することによ
   って変更し、さらに前記比較器で該変更された新しいコ
   ンデンサの端子電圧と基準電圧発生回路の次の出力電圧
   との比較を順次行っていくコンデンサの充放電制御回路
   とを設け、 各チャンネル毎それぞれで入力アナログ信号をディジタ
   ル信号に変換することが可能なことを特徴とする多チャ
   ンネルA/D変換器。