JPS62123732A - プロ−ブカ−ド - Google Patents
プロ−ブカ−ドInfo
- Publication number
- JPS62123732A JPS62123732A JP26245785A JP26245785A JPS62123732A JP S62123732 A JPS62123732 A JP S62123732A JP 26245785 A JP26245785 A JP 26245785A JP 26245785 A JP26245785 A JP 26245785A JP S62123732 A JPS62123732 A JP S62123732A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- inspection
- wafer
- circuit
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明は、プローブカード、特に半導体ウェハ上に形成
される各ペレットの回路を検査するプローブカードに適
用して有効な技術に関する。
される各ペレットの回路を検査するプローブカードに適
用して有効な技術に関する。
[背景技術〕
半導体ウェハ(以下単にウェハと言う)の表面に形成さ
れた各ベレッl−8N域の回路形成状態を検査するため
に、プローブカードと呼ばれる複数の接触子を有する補
助具をウェハの所定位置に当接して、該プローブカード
に接続されるケーブルを経て、予めテストプログラムが
入力された大型のホストコンピュータに信号を送り、こ
れによりペレットの良否を検査することが知られている
。
れた各ベレッl−8N域の回路形成状態を検査するため
に、プローブカードと呼ばれる複数の接触子を有する補
助具をウェハの所定位置に当接して、該プローブカード
に接続されるケーブルを経て、予めテストプログラムが
入力された大型のホストコンピュータに信号を送り、こ
れによりペレットの良否を検査することが知られている
。
ところで、上記構造のプローブカードを用いてウェハの
検査を行った場合、プローブカードとホストコンピュー
タとの距離が離れている場合には、接続用のケーブルに
も所定の長さが必要となる。
検査を行った場合、プローブカードとホストコンピュー
タとの距離が離れている場合には、接続用のケーブルに
も所定の長さが必要となる。
しかし、ケーブルが長くなると、ペレットから取り出さ
れた信号は、ケーブルを伝送される間に波形が歪み、ま
た信号伝達速度も遅くなるため、検査が不正確となった
り、検査効率が低下するという問題のあることが本発明
者によって明らかにされた。
れた信号は、ケーブルを伝送される間に波形が歪み、ま
た信号伝達速度も遅くなるため、検査が不正確となった
り、検査効率が低下するという問題のあることが本発明
者によって明らかにされた。
なお、プローブカードを用いたウェハ検査の技術として
詳しく述べである例としては、株式会社工業調査会、昭
和58年11月15日発行「電子材料1983年11月
号別冊、超LSI製造・試験装置ガイドブック」、P1
95〜P198があ[発明の目的] 本発明の目的は、正確でしかも高効率なウェハ検査を行
うことのできるプローブカードを提供することにある。
詳しく述べである例としては、株式会社工業調査会、昭
和58年11月15日発行「電子材料1983年11月
号別冊、超LSI製造・試験装置ガイドブック」、P1
95〜P198があ[発明の目的] 本発明の目的は、正確でしかも高効率なウェハ検査を行
うことのできるプローブカードを提供することにある。
本発明の他の目的は、ウェハの検査システムを小型化す
ることにある。
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
[発明の概要]
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、プローブカード自体に検査回路が形成された
構造とすることにより、被検査回路からの出力信号が検
査回路を経て前処理された情報の状態でホストコンピュ
ータに伝送することができるため、ケーブルを介しても
波形に歪みを生じることなく、正確な情報を伝送するこ
とができる。
構造とすることにより、被検査回路からの出力信号が検
査回路を経て前処理された情報の状態でホストコンピュ
ータに伝送することができるため、ケーブルを介しても
波形に歪みを生じることなく、正確な情報を伝送するこ
とができる。
また、これにより、ケーブルによる信号の遅延を防止す
ることができる。
ることができる。
さらに、プローブカード自体に検査回路を形成すること
により、検査システムを小形化することができる。
により、検査システムを小形化することができる。
[実施例1コ
第LIDは、本発明の一実施例であるプローブカードを
示す断面図、第2図はその平面図である。
示す断面図、第2図はその平面図である。
本実施例1のプローブカード1は被検査物としてのウェ
ハ2上に形成された各ペレットの信号出力状態の良否を
検査するためのものであり、このウェハ2は所定の拡散
層、配線およびパッドが形成された状態のものである。
ハ2上に形成された各ペレットの信号出力状態の良否を
検査するためのものであり、このウェハ2は所定の拡散
層、配線およびパッドが形成された状態のものである。
プローブ本体3は、たとえばシリコンカーバイド(S
i C)等からなり、中央にプローブ穴4の開設された
ドーナソツ状の平面形状を有している。
i C)等からなり、中央にプローブ穴4の開設された
ドーナソツ状の平面形状を有している。
このプローブ穴4の周囲からは所定方向に複数の接触子
、すなわちプローブ針5が突設されている。
、すなわちプローブ針5が突設されている。
このプローブ針5はプローブ本体3を表裏方向に貫通す
るスルーホール配線6によって表面側に設けられたバン
ブ電極7aと電気的に接続されている。また、プローブ
本体3の周縁部近傍には所定の配線層8が形成されてお
り、この配線層8の一端側はバンブ電極7bに接続され
ており、他端側には電極9が形成され、該電極には外部
出力用ケーブル10が接続されている。
るスルーホール配線6によって表面側に設けられたバン
ブ電極7aと電気的に接続されている。また、プローブ
本体3の周縁部近傍には所定の配線層8が形成されてお
り、この配線層8の一端側はバンブ電極7bに接続され
ており、他端側には電極9が形成され、該電極には外部
出力用ケーブル10が接続されている。
一方、前記プローブ本体3の表面側にはバンプ電極7a
、7bを介してプローブウェハ11が回路形成面をプロ
ーブ本体3の表面側に対向した状態で取付けられている
。このプローブウェハ11の回路形成面にはプローブ針
5から取り出された出力信号に対応する検査回路12が
形成されており、この検査回路12はその入出力側をバ
ンブ電極7a、7bと電気的に接続されている。なお、
この検査回路12は、通常の半導体装置のウェハの製造
と同様に、酸化・拡散等の工程を経て形成されるもので
ある。なお、このプローブウェハ11の中央にはプロー
ブ本体3のプローブ穴4に対応して検査用穴13が開設
されているが、この検査用穴13は、プローブウェハ1
1の製造工程において、検査回路12の形成前に開設し
てもよいし、あるいは形成後であってもよい。
、7bを介してプローブウェハ11が回路形成面をプロ
ーブ本体3の表面側に対向した状態で取付けられている
。このプローブウェハ11の回路形成面にはプローブ針
5から取り出された出力信号に対応する検査回路12が
形成されており、この検査回路12はその入出力側をバ
ンブ電極7a、7bと電気的に接続されている。なお、
この検査回路12は、通常の半導体装置のウェハの製造
と同様に、酸化・拡散等の工程を経て形成されるもので
ある。なお、このプローブウェハ11の中央にはプロー
ブ本体3のプローブ穴4に対応して検査用穴13が開設
されているが、この検査用穴13は、プローブウェハ1
1の製造工程において、検査回路12の形成前に開設し
てもよいし、あるいは形成後であってもよい。
上記のようにして得られたプローブカード1は、たとえ
ば図示しないウエハプローバに装着された状態でウェハ
2の検査が行われる。すなわち、検査作業ではまずプロ
ーブ本体3から突設されているプローブ針5の先端を、
それぞれ被検査物であるウェハ2上の各ベレット21の
パッド22に当接させて、このパッド22とプローブ針
5との電気的接続を図る。ベレット21のパッド22か
らの出力信号はプローブ針5を介してプローブウェハl
l上に形成された検査回路12に送られる。
ば図示しないウエハプローバに装着された状態でウェハ
2の検査が行われる。すなわち、検査作業ではまずプロ
ーブ本体3から突設されているプローブ針5の先端を、
それぞれ被検査物であるウェハ2上の各ベレット21の
パッド22に当接させて、このパッド22とプローブ針
5との電気的接続を図る。ベレット21のパッド22か
らの出力信号はプローブ針5を介してプローブウェハl
l上に形成された検査回路12に送られる。
ここで、この出力信号に基づいて所定の前検査が行われ
、出力信号は所定の検査情報として検査回路12から出
力される。この検査情報はバンブ電極7b、プローブ本
体3の配線層8、および外部出力用ケーブル10を経て
図示しないホストコンピュータに送られる。
、出力信号は所定の検査情報として検査回路12から出
力される。この検査情報はバンブ電極7b、プローブ本
体3の配線層8、および外部出力用ケーブル10を経て
図示しないホストコンピュータに送られる。
このように、本実施例によれば、プローブカードl自体
、すなわちプローブ本体3に実装されたプローブウェハ
11に検査回路12が形成されており、ベレット21か
らの出力信号に基づいて、所定の前検査を行い、検査情
報に変換して出力するため、外部出力用ケーブルlOを
経ても影響を受けることなく、ホストコンピューターに
よって正確でしかも高効率なウェハ検査を行うことがで
きる。
、すなわちプローブ本体3に実装されたプローブウェハ
11に検査回路12が形成されており、ベレット21か
らの出力信号に基づいて、所定の前検査を行い、検査情
報に変換して出力するため、外部出力用ケーブルlOを
経ても影響を受けることなく、ホストコンピューターに
よって正確でしかも高効率なウェハ検査を行うことがで
きる。
[効果]
(1)、被検査物の各信号出力に対応した検査回路が形
成されたプローブカード構造とすることにより、被検査
回路からの出力信号が検査回路を経て前処理された情報
の状態でホストコンピュータに伝送することができるた
め、ケーブルを介しても波形に歪みを生じることなく、
正確な情報を伝送することができる。
成されたプローブカード構造とすることにより、被検査
回路からの出力信号が検査回路を経て前処理された情報
の状態でホストコンピュータに伝送することができるた
め、ケーブルを介しても波形に歪みを生じることなく、
正確な情報を伝送することができる。
(2)、前記(1)により、ウェハ検査を正確に行うこ
とができる。
とができる。
(3)、前記(1)により、前処理した状態で検査情報
をホストコンピュータに伝送することができるため、ケ
ーブルによる信号の遅延を防止することができる。
をホストコンピュータに伝送することができるため、ケ
ーブルによる信号の遅延を防止することができる。
(4)、プローブカード自体に検査回路を形成すること
により、ホストコンピュータの規模を小形化することが
でき、この結果検査システム全体の小形化を図ることが
できる。
により、ホストコンピュータの規模を小形化することが
でき、この結果検査システム全体の小形化を図ることが
できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、検査回路についてはウェハ上に形成した場合に
ついて説明したが、これに限るものではなく、プローブ
本体上にパッケージングされた半導体装置として実装さ
れたものであってもよい。
ついて説明したが、これに限るものではなく、プローブ
本体上にパッケージングされた半導体装置として実装さ
れたものであってもよい。
[利用分野]
以上の説明では主として本発明者によってなされた発明
をその利用分野である、半導体ウェハの検査を行うプロ
ーブカードに適用した場合について説明したが、これに
限定されるものではなく、たとえば他の電子装置の検査
に用いられるプローブカードに適用しても有効な技術で
ある。
をその利用分野である、半導体ウェハの検査を行うプロ
ーブカードに適用した場合について説明したが、これに
限定されるものではなく、たとえば他の電子装置の検査
に用いられるプローブカードに適用しても有効な技術で
ある。
第1図は、本発明の一実施例であるプローブカードを示
す断面図、 第2図は実施例のプローブカードを示す平面図である。 1・・・プローブカード、2・・・ウェハ、3・・・プ
ローブ本体、4・・・プローブ穴、5・・・プローブ針
、6・・・スルーホール配線、7a、7b・・・バンブ
電極、8・・・配線層、9・・・電極、10・・・外部
出力用ケーブル、11・・・プローブウェハ、12・・
・検査回路、21・・・ベレット、22・・・パッド。 第 1 図 第 2 図
す断面図、 第2図は実施例のプローブカードを示す平面図である。 1・・・プローブカード、2・・・ウェハ、3・・・プ
ローブ本体、4・・・プローブ穴、5・・・プローブ針
、6・・・スルーホール配線、7a、7b・・・バンブ
電極、8・・・配線層、9・・・電極、10・・・外部
出力用ケーブル、11・・・プローブウェハ、12・・
・検査回路、21・・・ベレット、22・・・パッド。 第 1 図 第 2 図
Claims (1)
- 【特許請求の範囲】 1、被検査物の各信号出力に対応した検査回路が形成さ
れてなることを特徴とするプローブカード。 2、検査回路が半導体基板上に形成されてなることを特
徴とする特許請求の範囲第1項記載のプローブカード。 3、半導体ウェハ検査用のプローブカードであることを
特徴とする特許請求の範囲第1項または第2項記載のプ
ローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26245785A JPS62123732A (ja) | 1985-11-25 | 1985-11-25 | プロ−ブカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26245785A JPS62123732A (ja) | 1985-11-25 | 1985-11-25 | プロ−ブカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62123732A true JPS62123732A (ja) | 1987-06-05 |
Family
ID=17376048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26245785A Pending JPS62123732A (ja) | 1985-11-25 | 1985-11-25 | プロ−ブカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604447A (en) * | 1994-12-28 | 1997-02-18 | Nec Corporation | Prescaler IC testing method and test probe card |
-
1985
- 1985-11-25 JP JP26245785A patent/JPS62123732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604447A (en) * | 1994-12-28 | 1997-02-18 | Nec Corporation | Prescaler IC testing method and test probe card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02141681A (ja) | 試験プローブ | |
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| US5239260A (en) | Semiconductor probe and alignment system | |
| JP2001215256A (ja) | プリント回路基板によるチップテスト装置 | |
| US6246252B1 (en) | Efficient debug package design | |
| JPS62123732A (ja) | プロ−ブカ−ド | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| JPH11238770A (ja) | 半導体集積回路の検査装置 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH08304459A (ja) | 半導体ウェハ測定治具 | |
| JP2956632B2 (ja) | 半導体集積回路装置の解析方法 | |
| JPS61187354A (ja) | 半導体集積回路装置 | |
| JPH065686A (ja) | 半導体集積回路装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JPH1117057A (ja) | 検査パッド付きbga型半導体装置 | |
| JP3047361B2 (ja) | プローブニードルの位置検出方法 | |
| JP2816695B2 (ja) | 固定プローブボード | |
| JP3337400B2 (ja) | センサ電極取出し構造 | |
| JPH07130802A (ja) | 半導体ウェハの製造方法および半導体検査装置 | |
| JPS6235644A (ja) | 半導体装置 | |
| JPH02180046A (ja) | 半導体ウェハー | |
| JPS6167238A (ja) | 半導体装置 | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| JPH04288847A (ja) | 半導体試験装置 |