JPS621245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS621245A JPS621245A JP60139568A JP13956885A JPS621245A JP S621245 A JPS621245 A JP S621245A JP 60139568 A JP60139568 A JP 60139568A JP 13956885 A JP13956885 A JP 13956885A JP S621245 A JPS621245 A JP S621245A
- Authority
- JP
- Japan
- Prior art keywords
- rays
- semiconductor device
- film
- irradiated
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001015 X-ray lithography Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属配線層
をＸ線描画法によってパターン形成する半導体装置の製
造方法に関する。
をＸ線描画法によってパターン形成する半導体装置の製
造方法に関する。
近年の半導体装置の高集積化に伴ない、半導体装置では
サブミクロンの微細な線幅が要求されており、金属配線
層のパターン形成に際しても解像度の高いＸ線を用いた
露光法（Ｘ線描画法）が利用されている。しかしながら
、例えばアルミニウム配線層のパターン形成時にＸ線露
光を行うと、このＸ線がアルミニウム配線層を透過して
下地の半導体素子領域にまで影響し、この半導体素子の
電気的特性、例えばトランジスタのしきい値電圧を変動
させてしまう、この特性の変動は、その後のアニール工
程によっても完全に回復されることはなく、Ｘ線が照射
された部分と、そうではない部分との素子特性が相違さ
れ、半導体装置としての信頼性が低下される。
サブミクロンの微細な線幅が要求されており、金属配線
層のパターン形成に際しても解像度の高いＸ線を用いた
露光法（Ｘ線描画法）が利用されている。しかしながら
、例えばアルミニウム配線層のパターン形成時にＸ線露
光を行うと、このＸ線がアルミニウム配線層を透過して
下地の半導体素子領域にまで影響し、この半導体素子の
電気的特性、例えばトランジスタのしきい値電圧を変動
させてしまう、この特性の変動は、その後のアニール工
程によっても完全に回復されることはなく、Ｘ線が照射
された部分と、そうではない部分との素子特性が相違さ
れ、半導体装置としての信頼性が低下される。
このため、従来ではＸ線が照射される半導体素子と、Ｘ
線が照射されない半導体素子との不純物のドープ量を相
違させ、このドープ量の相違を調整す為ことによって各
半導体素子の電気的な特性を均一にする補正方法が一つ
の対策として行われている。
線が照射されない半導体素子との不純物のドープ量を相
違させ、このドープ量の相違を調整す為ことによって各
半導体素子の電気的な特性を均一にする補正方法が一つ
の対策として行われている。
上述した従来の対策では、調整用の不純物のド−ピング
は、レジスト又はアルミニウム等の金属膜或いは酸化膜
等の絶縁膜をマスクとしてイオン注入法によって行うた
め、通常の半導体装置製造工程に加えてこのマスクを形
成する工程、イオン注入工程およびマスク除去工程が新
たに必要とされ、半導体装置の製造工程が多くなり、し
かも複雑になるという問題がある。また、不純物が必要
以外の箇所に侵入されて半導体素子の特性低下や劣化を
生じ易くなる。更に、アルミニウム配線層の幅、配線間
の距離、膜厚等によってＸ線の影響を受ける範囲が相違
するために、不純物のドープによる特性補正を一律に行
うことが難しいという問題もある。
は、レジスト又はアルミニウム等の金属膜或いは酸化膜
等の絶縁膜をマスクとしてイオン注入法によって行うた
め、通常の半導体装置製造工程に加えてこのマスクを形
成する工程、イオン注入工程およびマスク除去工程が新
たに必要とされ、半導体装置の製造工程が多くなり、し
かも複雑になるという問題がある。また、不純物が必要
以外の箇所に侵入されて半導体素子の特性低下や劣化を
生じ易くなる。更に、アルミニウム配線層の幅、配線間
の距離、膜厚等によってＸ線の影響を受ける範囲が相違
するために、不純物のドープによる特性補正を一律に行
うことが難しいという問題もある。
本発明の半導体装置の製造方法は、Ｘ線の照射にかかわ
らず各素子間での電気的特性を均一に保つことができる
ように、金属配線をＸ線露光法によりパターン形成する
に際し、金属配線膜を被着した後に半導体装置の全面に
Ｘ線を照射する工程を備える構成としている。
らず各素子間での電気的特性を均一に保つことができる
ように、金属配線をＸ線露光法によりパターン形成する
に際し、金属配線膜を被着した後に半導体装置の全面に
Ｘ線を照射する工程を備える構成としている。
次に、本発明を図面を参照して説明する。
第１図乃至第３図は本発明の一実施例を工程順に示す縦
断面図であり、ＭＯ３型電界効果トランジスタに本発明
を適用した例を示している。
断面図であり、ＭＯ３型電界効果トランジスタに本発明
を適用した例を示している。
第１図のように、シリコン等のＮ型半導体基板１にはＰ
型のソース領域３、ドレイン領域４およびゲート電極５
を形成してＭＯ３型電界効果トランジスタ２を構成して
おり、その上には眉間絶縁膜６を形成し、かつ前記ソー
ス・ドレイン領域３゜４に接続するためのホール７を開
設している。更に、その上に金属配線層を形成するため
のアルミニウム等の金属膜８を全面に被着している。そ
して、この金属膜８をパターン形成するために、Ｘ線し
ジス斗９を金属膜８上に塗布し、金属配線を形成する箇
所にのみＸ線マスク１０を用いてＸ線１１を照射してい
る。
型のソース領域３、ドレイン領域４およびゲート電極５
を形成してＭＯ３型電界効果トランジスタ２を構成して
おり、その上には眉間絶縁膜６を形成し、かつ前記ソー
ス・ドレイン領域３゜４に接続するためのホール７を開
設している。更に、その上に金属配線層を形成するため
のアルミニウム等の金属膜８を全面に被着している。そ
して、この金属膜８をパターン形成するために、Ｘ線し
ジス斗９を金属膜８上に塗布し、金属配線を形成する箇
所にのみＸ線マスク１０を用いてＸ線１１を照射してい
る。
次いで、前記Ｘ線レジスト９に現像処理を施すと、第２
図のように、Ｘ線が照射された箇所にのみＸ線レジスト
９が残存される。その上で、同図のように、半導体基板
１の全面、換言すれば、前工程でＸ線１１が照射された
箇所および照射されなかった箇所を含む全ての面に対し
て改めてＸ線１２を照射させる。
図のように、Ｘ線が照射された箇所にのみＸ線レジスト
９が残存される。その上で、同図のように、半導体基板
１の全面、換言すれば、前工程でＸ線１１が照射された
箇所および照射されなかった箇所を含む全ての面に対し
て改めてＸ線１２を照射させる。
次いで、前記Ｘ線レジスト９をマスクにして金属膜８を
選択エツチングすることにより、第３図に示すように、
所要のパターンの金属配線層８Ａが形成される。
選択エツチングすることにより、第３図に示すように、
所要のパターンの金属配線層８Ａが形成される。
したがって、このようにして形成された半導体装置では
、照射されたＸ線１１およびＸ線１２は金属膜８を通し
て全てのＭＯ３型電界効果トランジスタ２に少なからず
影響を与えることになる。
、照射されたＸ線１１およびＸ線１２は金属膜８を通し
て全てのＭＯ３型電界効果トランジスタ２に少なからず
影響を与えることになる。
このため、その後に所定時間以上のアニールを行うこと
により、各ＭＯ３型電界効果トランジスタ２におけるし
きい値電圧は全て所定の値に制御される。
により、各ＭＯ３型電界効果トランジスタ２におけるし
きい値電圧は全て所定の値に制御される。
この理由を次に説明する。第４図は、Ｘ線を照射した場
合のトランジスタのしきい値電圧と、Ｘ線を照射しない
場合のしきい値電圧とをアニール時間の関係で示したも
のであり、直線Ｃ０はＸ線照射が零の場合、曲線Ｃ＊
、Ｃｚ 、Ｃｓ 、Ｃｍは夫々Ｘ線照射量が１０ （ａ
＋Ｊ／ｃ＋ｓ”：以下間シ）。
合のトランジスタのしきい値電圧と、Ｘ線を照射しない
場合のしきい値電圧とをアニール時間の関係で示したも
のであり、直線Ｃ０はＸ線照射が零の場合、曲線Ｃ＊
、Ｃｚ 、Ｃｓ 、Ｃｍは夫々Ｘ線照射量が１０ （ａ
＋Ｊ／ｃ＋ｓ”：以下間シ）。
５０．１００．５００の場合である。アニールは４５０
℃Ｉ Ｈｔ条件で行っている。これから判るように、Ｘ
線照射によってシフトされたしきい値電圧は、Ｘ線の照
射量の相違にかかわらず、約２０分のアニールによって
一定値■□に収束する。
℃Ｉ Ｈｔ条件で行っている。これから判るように、Ｘ
線照射によってシフトされたしきい値電圧は、Ｘ線の照
射量の相違にかかわらず、約２０分のアニールによって
一定値■□に収束する。
これに対し、Ｘ線が全く照射されない場合にはしきい値
電圧はｖｏで一定である。
電圧はｖｏで一定である。
したがって、Ｘ線の照射によってその影響を受けてしき
い値電圧がｖｏからシフトされたトランジスタは、Ｘ線
の照射量の相違にかかわらず前述のアニールによって全
て一定値に収束するため、本発明のように全てのトラン
ジスタにＸ線を照射しておけば、全てのトランジスタの
しきい値電圧をＶＥｍに一定化できることになる。これ
により、第１図におけるパターン露光用のＸ線１１が照
射されたトランジスタと、第２図における半、導体基板
１全面へのＸ線１２のみが照射されたトランジスタは、
いずれもしきい値電圧を等しいものにでき、結局全ての
トランジスタのしきい値電圧を一定のものにすることが
できる。
い値電圧がｖｏからシフトされたトランジスタは、Ｘ線
の照射量の相違にかかわらず前述のアニールによって全
て一定値に収束するため、本発明のように全てのトラン
ジスタにＸ線を照射しておけば、全てのトランジスタの
しきい値電圧をＶＥｍに一定化できることになる。これ
により、第１図におけるパターン露光用のＸ線１１が照
射されたトランジスタと、第２図における半、導体基板
１全面へのＸ線１２のみが照射されたトランジスタは、
いずれもしきい値電圧を等しいものにでき、結局全ての
トランジスタのしきい値電圧を一定のものにすることが
できる。
、このため、従来のように不純物のドーピングを選７択
的に行ってしきい値電圧を個別に調整する必要は全くな
く、このための工程を不要にして製造工程の簡易化を図
ることができる。又、必要以上に不純物をドープさせる
ことがな（、トランジスタ特性の低下や劣化を未然に防
止できる。
的に行ってしきい値電圧を個別に調整する必要は全くな
く、このための工程を不要にして製造工程の簡易化を図
ることができる。又、必要以上に不純物をドープさせる
ことがな（、トランジスタ特性の低下や劣化を未然に防
止できる。
ここで、半導体基板１の全面に照射するＸ線１２は、Ｘ
線レジスト９の現像処理（パターニング）後に限られず
、金属膜８を被着した後であればいつでもよく、例えば
Ｘ線レジスト９の塗布前或いはそのパターニング前であ
ってもよい。
線レジスト９の現像処理（パターニング）後に限られず
、金属膜８を被着した後であればいつでもよく、例えば
Ｘ線レジスト９の塗布前或いはそのパターニング前であ
ってもよい。
以上説明したように、本発明はｘ′ｍを用いて金属配線
のパターン形成を行う半導体装置の製造時に、半導体基
板の全面にＸ線を照射しているので、所定のアニール条
件の下で全ての半導体素子の電気的特性を一定に制御す
ることができ、これにより半導体素子の特性補正用の部
分的な不純物ドープを行う必要がなく、製造工程の簡易
化を図るとともに、素子の特性の安定化を高めて半導体
装置の信頬性を向上できる効果がある。
のパターン形成を行う半導体装置の製造時に、半導体基
板の全面にＸ線を照射しているので、所定のアニール条
件の下で全ての半導体素子の電気的特性を一定に制御す
ることができ、これにより半導体素子の特性補正用の部
分的な不純物ドープを行う必要がなく、製造工程の簡易
化を図るとともに、素子の特性の安定化を高めて半導体
装置の信頬性を向上できる効果がある。
第１図乃至第３図は本発明の製造方法を工程順に示す縦
断面図、第４図はＸ線の影響によるしきい値電圧とアニ
ール時間との関係を示すグラフである。 １・・・半導体基板、２・・・ＭＯ３型電界効果トラン
ジスタ、３・・・ソース領域、４・・・ドレイン領域、
５・・・ゲート電極、６・・・層間絶縁膜、８・・・金
属層、９・・・Ｘ線レジスト、１０・・・Ｘ線マスク、
１１．１２・・・Ｘ線。 第１図 第２図 第３図 第４図
断面図、第４図はＸ線の影響によるしきい値電圧とアニ
ール時間との関係を示すグラフである。 １・・・半導体基板、２・・・ＭＯ３型電界効果トラン
ジスタ、３・・・ソース領域、４・・・ドレイン領域、
５・・・ゲート電極、６・・・層間絶縁膜、８・・・金
属層、９・・・Ｘ線レジスト、１０・・・Ｘ線マスク、
１１．１２・・・Ｘ線。 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、半導体装置上に被着した金属膜をＸ線描画法によっ
てパターニングして金属配線層を形成する半導体装置の
製造方法において、前記金属膜の被着後に半導体装置の
全面にＸ線を照射する工程を含むことを特徴とする半導
体装置の製造方法。 ２、金属膜上に塗布したＸ線レジストを現像処理した後
に全面にＸ線を照射してなる特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139568A JPS621245A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139568A JPS621245A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621245A true JPS621245A (ja) | 1987-01-07 |
Family
ID=15248297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139568A Pending JPS621245A (ja) | 1985-06-26 | 1985-06-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621245A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468304B2 (en) | 2005-09-06 | 2008-12-23 | Canon Kabushiki Kaisha | Method of fabricating oxide semiconductor device |
-
1985
- 1985-06-26 JP JP60139568A patent/JPS621245A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7468304B2 (en) | 2005-09-06 | 2008-12-23 | Canon Kabushiki Kaisha | Method of fabricating oxide semiconductor device |
| US7691715B2 (en) | 2005-09-06 | 2010-04-06 | Canon Kabushiki Kaisha | Method of fabricating oxide semiconductor device |
| US7883934B2 (en) | 2005-09-06 | 2011-02-08 | Canon Kabushiki Kaisha | Method of fabricating oxide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232439A (en) | Masking technique usable in manufacturing semiconductor devices | |
| JPS5842276A (ja) | Ｍｏｓ電界効果トランジスタ集積回路の製造方法 | |
| US4432133A (en) | Method of producing a field effect transistor | |
| KR19990056721A (ko) | 아날로그 반도체 소자의 제조방법 | |
| US4564583A (en) | Method for manufacturing a semiconductor device | |
| JP2606457B2 (ja) | 半導体装置の製造方法 | |
| US5220182A (en) | Semiconductor device having conductive sidewall structure between adjacent elements | |
| JPS6295827A (ja) | 半導体装置の製造方法 | |
| DE2641334C2 (de) | Verfahren zur Herstellung integrierter MIS-Schaltungen | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPS62204524A (ja) | 半導体装置の製造方法 | |
| KR100242378B1 (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JPH0782980B2 (ja) | 半導体装置の製造方法 | |
| JP3298066B2 (ja) | 化合物半導体素子の製造方法 | |
| KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100235864B1 (ko) | 트라이앵글 베리드 게이트 셀 및 그 제조방법 | |
| KR950010045B1 (ko) | 반도체 장치의 제조방법 | |
| KR100280796B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2624369B2 (ja) | 半導体装置の製造方法及びこれに用いるイオン注入マスク材料 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH06252402A (ja) | 薄膜トランジスタの製造方法 | |
| JPH022124A (ja) | 半導体装置の製造方法 | |
| JPS61198746A (ja) | 半導体装置の製造方法 |