JPS621255A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS621255A
JPS621255A JP60139565A JP13956585A JPS621255A JP S621255 A JPS621255 A JP S621255A JP 60139565 A JP60139565 A JP 60139565A JP 13956585 A JP13956585 A JP 13956585A JP S621255 A JPS621255 A JP S621255A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
bonding pads
bonding
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60139565A
Other languages
English (en)
Other versions
JPH0428137B2 (ja
Inventor
Kiyoshi Futagawa
二川 清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60139565A priority Critical patent/JPS621255A/ja
Publication of JPS621255A publication Critical patent/JPS621255A/ja
Publication of JPH0428137B2 publication Critical patent/JPH0428137B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/981Auxiliary members, e.g. spacers
    • H10W72/983Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に半導体チップ上に
外部リードと接続するためのボンディングパッドを有す
る半導体集積回路に関する。
〔従来の技術〕
一般に、半導体集積回路は半導体チップをケース内に収
納した上で、このケースに設けた外部リードと半導体チ
ップとを電気的に接続した構成となっている。このため
、半導体チップにはボンディングパッドを配設し、前記
外部リードとボンディングパッドとを直接或いは金属細
線を介して相互に接続している。
ところで、半導体集積回路の中でも、ゲートアレイ方式
で製造されるものは、予め多数個のボンディングパッド
を用意しておき、その中の任意のボンディングパッドを
選択使用して所定の回路を構成する方式になっている。
そして、この半導体集積回路の製造後の検査工程では、
各ボンディングパッドに検査用のプローブ針を接触させ
、選択されたボンディングパッドを通して内部回路に所
定の電気信号を通流し、検査を行うようになっている。
〔発明が解決しようとする問題点〕
上通した半導体集積回路の検査にあっては、ゲートアレ
イの目的の一つである標準化を図るために、プローブカ
ードを多種類の半導体チン、プに対して共用化している
ため、プローブ針はボンディングパッド数の多い半導体
集積回路に合わせて設計してあり、したがって半導体集
積回路の種類によっては電気接続を要しないボンディン
グパッドにプローブ針が接触されることもある。
このようにプローブ針が接触されたボンディングパッド
には通常針跡が残されるが、これは外部リードとの接続
によって覆われるため、特に問題は生じない。しかしな
がら、外部リードとの接続が行われないボンディングパ
ッドでは、この針跡がそのまま残された状態でケース内
に収納されることになり、次のような問題が生じている
即ち、本発明者の実験によれば、針跡がそのまま残され
たボンディングパッドにあっては、プレッシャー・クツ
カー・テスト(以下、’PCTと称する)に対する耐性
が弱いことが判明した。つまり、PCTを実施するとボ
ンディングバンドの露呈された針跡からボンディングパ
ッドの腐食が始まり、そこを中心に腐食が進行していく
ため、他のパッドよりも腐食が進行され易く、電気的不
良を起こして半導体集積回路の信頼性を低下させ易い。
〔問題点を解決するための手段〕
本発明の半導体集積回路は、ボンディングリードにおけ
る腐食を防止して半導体集積回路の信頼性を向上させる
ために、外部リードとの接続を行わないボンディングパ
ッドには針跡を有しない構成としている。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図乃至第3図は本発明の一実施例であり、半導体集
積回路の一部を示している。半導体チップ1の上面には
複数個のボンディングパッド2(2a〜2e)を配設し
、この例ではその中のボンディングバンド2a、2c、
2eを、ケース3に設けた外部リード4a、4c、4e
との間に金属細線5−(第2図参照)を介して接続を行
うように構成している。これらのボンディングバンド2
は第3図のように、半導体基板10の主面に設けた絶縁
膜6上に被着しかつパターニングしたアルミニウム膜7
によって構成しており、その上に被着した保護絶縁膜8
の開口9に臨む部分をパッドとして構成している。
そして、半導体チップ1の検査に際しては、第1図のよ
うに、金属細線5を接続するボンディングバンド2a、
2c、2eに対してのみプローブ針11を接触させ、金
属細線5を接続する予定のないボンディングパッド2b
、2dにはプローブ針11を接触させないようにしてい
る。これは、プローブカードを各半導体チップに対して
夫々専用化すれば容易に実現できる。
したがって、このようにしてプローブ針11による検査
を行えば、外部リードとの接続を行わないボンディング
パッド2b、2dには針跡が全(存在していない半導体
チップ1および半導体集積回路を得ることができる。
この構成の半導体集積回路によれば、半導体チップ1を
ケース3内に収納してボンディングパラ、 ド2a、2
c、2eと外部リード4a、4c、4eとを金属細線5
で接続すれば、これらのボンディングパッド2a、2c
、2eに生じたプローブ針11の針跡は金属細線5の接
続により覆い隠され、またボンディングバンド2b、2
dには針跡が生じていないため、針跡が表面に露呈され
ることはない、したがって、ボンディングパッド2が針
跡から腐食されることを防止でき、半導体集積回路の信
頼性を向上できる。
因みに、本発明者のPCT実験結果を下表に示す。
表 注)各経時毎に10個づつ抜き取り開封して外観チェッ
クを行った。数字は腐食した試料数。
但し、試料はプラスチック封止構造である。
これにより、本発明の半導体集積回路におけるボンディ
ングパッドの腐食の低減効果は明らかである。
なお、前記実施例ではボンディングパッドと外部リード
とを金属細線で接続した例を示したが、両者を直接接続
する構造においても同様である。
〔発明の効果〕 以上説明したように本発明は、半導体チップの外部リー
ドとの接続を行わないボンディングパッドに、プローブ
検査による針跡が存在しないように構成しているので、
ボンディングパッドにおける腐食を抑制乃至防止でき、
半導体集積回路の信頼性を向上することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の半導体集積回路の一部の平
面図、第2図は更にその一部の拡大平面図、第3図は第
2図のAA線断面図である。 1・・・半導体チップ、2(2a〜2e)・・・ボンデ
ィングパッド、3・・・ケース、4a、4CI  4e
・・・外部リード、5・・・金属細線、6・・・絶縁膜
、7・・・アルミニウム膜、8・・・保護絶縁膜、9・
・・開口、10・・・半導体基板、11・・・プローブ
針。

Claims (1)

    【特許請求の範囲】
  1. 1、半導体チップ上に複数個のボンディングパッドを有
    し、その選択されたボンディングパッドを外部リードと
    接続してなる半導体集積回路において、前記外部リード
    に接続されないボンディングパッドにはプローブ検査で
    のプローブ針跡が存在しないように構成したことを特徴
    とする半導体集積回路。
JP60139565A 1985-06-26 1985-06-26 半導体集積回路 Granted JPS621255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60139565A JPS621255A (ja) 1985-06-26 1985-06-26 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60139565A JPS621255A (ja) 1985-06-26 1985-06-26 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS621255A true JPS621255A (ja) 1987-01-07
JPH0428137B2 JPH0428137B2 (ja) 1992-05-13

Family

ID=15248224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60139565A Granted JPS621255A (ja) 1985-06-26 1985-06-26 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS621255A (ja)

Also Published As

Publication number Publication date
JPH0428137B2 (ja) 1992-05-13

Similar Documents

Publication Publication Date Title
US4701781A (en) Pre-testable semiconductor die package
KR0153387B1 (ko) 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US6130110A (en) Film carrier tape, tape carrier semiconductor device assembly, semiconductor device, and method of making the same, mounted board, and electronic device
JPH057868B2 (ja)
JPH04273451A (ja) 半導体装置
JP4213672B2 (ja) 半導体装置及びその製造方法
JPS621255A (ja) 半導体集積回路
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
JPS62261139A (ja) 半導体装置
US7154116B2 (en) Rewiring substrate strip with a number of semiconductor component positions
JPH05160215A (ja) 半導体装置用評価装置
JP2505359Y2 (ja) 半導体搭載用基板
JPH01319956A (ja) 半導体集積回路
JPH0661297A (ja) 半導体装置
JPS60262434A (ja) 半導体装置
JPH0546976B2 (ja)
KR950005494B1 (ko) 반도체장치 및 그 실장방법
JP2821519B2 (ja) Ic支持フィルムの位置決め方法とそれを用いたicチップの試験方法
JPS61290747A (ja) 電子回路装置
JPS58182252A (ja) 半導体装置
JP2972473B2 (ja) 半導体装置
JPS60200537A (ja) テスト専用端子付半導体装置
JPS63250827A (ja) プリテスト可能な半導体ダイスパツケ−ジ及びその製造方法
EP1067602A1 (en) Un-packaged or semi-packaged electrically tested electronic semiconductor device free from infantile mortality and process for manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees