JPS62132184A - レ−ダ走査変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は防空監視システム等に使用されるレーダ表示シ
ステムに関し特にテレビ型の走査（ラスタ走査）方式に
変換するに当って発生する画素間隙による画質劣化の改
善装置に関する。

（従来の技術） 従来この種のレーダ表示装置は、レーダビデオの振幅値
を画像メモリに記憶しておきランダムアクセス型走査に
よりＡスコープ表示を行なっていた。

（発明が解決しようとする問題点） しかしながら、上記従来技術による変換装置においては
、第５図に示す例の様にＹ軸側に画素空隙が生じ認識性
が悪いという欠点がある。

これを防ぐため標本化周波数の高速化を行う事が考えら
れるが処理速度が高速となるため実現が困難である。第
６図に示す例の様な視認性の良い画像を得るためにＹ軸
方向に生ずる画素間隙を計算機により処理し補間する方
法、特殊な回路を用いて補間する方法等が考えられるが
、高価になることおよび処理時間が必要となりレーダシ
ステムの様に即時性の要求されるシステムには不適であ
る０本発明の目的は、上記従来技術の問題点に顧みて、
標本化周波数の高速化や計算機処理による補間法や特殊
な回路を用いる補間法によることなく、少ない画像メモ
リで、Ｙ軸方向における画素空隙を埋め、視認性のよい
走査変換を実現するレーダ走査変換装置を提供すること
にある。

（問題点を解決するための手段） 本発明は上記の目的を達成するために次の構成を有する
。即ち、本発明のレーダ走査変換装置は、距離軸（Ｘ軸
）座標と振幅軸（Ｙ軸）座標とによって規定されるアド
レスを有する多数の画素記憶素子からなる画像メモリへ
、レーダビデオ信号をその距離と振幅に応じて対応する
アドレスの記憶素子に記憶させ、記憶されたレーダビデ
オ信号をラスター走査で距離に対する振幅をＡスコープ
表示する走査変換装置であって°、レーダビデオ信号を
ディジタルビデオ信号に変換するＡ／Ｄ変換器と；　該
ディジタルビデオ信号を画像メモリへ書き込む速度の変
換を行うシリアル／パラレル変換器と；　画像メモリか
らＸ軸座標毎に順次読み出された前記記憶ビデオＹ軸ア
ドレスとラスタ走査Ｙ軸アドレスとを受けて比較し、ラ
スタ走査Ｙ軸アドレスが記憶ビデオＹ軸アドレスと一致
した時およびラスタ走査Ｙ軸アドレスが小さい時に信号
を出力する複数の比較器と；　ラスタ走査Ｙ軸アドレス
を前記比較器へ送るラスタ走査Ｙ軸アドレス発生器と；
　前記複数の比較器からＹ軸アドレスが一致した時の信
号を受けこれをシリアルデータに変換する第１のパラレ
ル／シリアル変換器と；　前記複数の比較…からの全信
号を受けこれをシリアルデータに変換する第２のパラレ
ル／シリアル変換器と；　該第２のパラレル／シリアル
変換器の出力信号を受けて各ラスタ走査Ｙ軸アドレスに
ついてＸ軸方向へ走査した時に連続する信号の最初と最
後の信号のみを出力する立ち上り／立ち下り検出回路と
；　前記第１のパラレル／シリアル変換器の出力と前記
立ち上り／立ち下り検出回路の出力をタイミングを一致
させて合成する合成回路と；　を具備することを特徴と
する。

（作　用） 以下、上記構成を有する本発明のレーダ走査変換装置の
作用を図面に基づいて説明する。

第１図は本発明のレーダ走査変換装置の構成を示すブロ
ック図である。１はＡ／Ｄ変換器、２はシリアル／パラ
レル変換器、３は画像メモリ、４は比較器、５は第１の
パラレル／シリアル変換器、６は第２のパラレル／シリ
アル変換器、７は立ち上り／立ち下り検出回路、８は合
成回路、９はラスタ走査Ｙ軸アドレス発生器である。

なお、上記の各構成部分はディジタル動作をするもので
あり、その動作のための各種クロック信号やタイミング
信号が加えられていることは言うまでもない。

レーダ受信機からのアナログのレーダビデオ信号はＡ／
ＤＴＲ換器１で距離方向に量子化された各単位距離（距
離方向の１画素に°対応する）毎にその振幅値がディジ
タル信号に変換され時間的にシリアルな形で出力される
。この出力信号はシリアル／パラレル変換器２へ加えら
れ距離単位毎にシリアルであった信号をパラレル信号に
変換して画像メモリ３へ加える。シリアル／パラレル変
換器２を用いる理由は、Ａ／Ｄ変換器１の出力のシリア
ルデータのデータ速度に較べ画像メモリの書込み速度が
遅いので複数のデータをまとめて書き込む必要からであ
る。

画像メモリ３は距離軸（Ｘ軸）座標と振幅軸（Ｙ軸）座
標とによって規定されるアドレスを有する多数の画素記
憶素子の集合である。シリアル／パラレル変換器２から
の信号は各々その距離と振幅に基づいて対応するアドレ
スの画素記憶素子へ信号の存在を記憶させる。

本装置は、ラスタ走査（テレビ型走査）によって、レー
ダビデオ信号を、距離軸（Ｘ軸）と振幅軸（Ｙ軸）で表
わされるＡスコープで表示しようとする装置である。即
ち、走査としては、１つのＹ軸座標（アドレス）につい
てＸ軸走査を行ない、Ｘ軸の１走査が終るとＹ軸アドレ
スを１画素分だけ進め、再びＸ軸走査を行うという手順
を繰り返す。ラスタ走査Ｙ軸アドレス発生器９は、上記
ラスタ走査を行っている時のＹ軸アドレスを発生して、
距離軸の画素数だけ設けられている比較器１０４、同１
０４、・・・・・・、へ加える。

一方各比較器へは画像メモリからＸ軸上の各アドレスに
対する信号を記憶している記憶素子のＹ軸アドレス（こ
れを標本値と呼ぶ）がラスタ走査Ｘ軸走査に対応して順
次読み出される。

各比較器はラスタ走査Ｙ軸アドレスと画像メモリ３から
のＹ軸アドレス（標本値）とを比較し、ラスタ走査Ｙ軸
アドレスが画像メモリ３からの読み出しＹ軸アドレス（
標本値）と一致したときおよびラスタ走査Ｙ軸アドレス
が画像メモリ３がらの読み出しＹ軸アドレス（標本値）
より小さい時に所定のビデオを出力する。

そして、これらの各出力ビデオのうち標本値と一致した
ときのビデオ出力のみをまとめて標本値一致ビデオ群と
して第１のバラレ°ル／シリアル変換器５へ出力する。

一方、第２のパラレル／シリアル変換器６へは標本値と
一致したときおよび標本値より小さいとき、即ち、標本
値以下の時のビデオ出力が標本値以下ビデオ群として加
えられる。

ここで、第１のパラレル／シリアル変換器５および第２
のパラレル／シリアル変換器６が用いられている理由は
、ラスタ走査でＡスロー１表示を行っているモニタ用指
示装置へはシリアル信号で送り出さなければならないと
ころ、画像メモリ３の読み出し速度が低く所定の速度の
シリアルデータが得られないので、画像メモリ３からは
Ｘ軸画素数分だけパラレルに読み出しこれを一時記憶さ
せ所定の速度のシリアルデータとして送り出すためであ
る。

今仮に、標本値一致ビデオ群が入力される第１のパラレ
ル／シリアル変換器５の出力ビデオをモニタ指示装置１
１１に表示させると、第５図のように画像メモリ３に記
憶された通りの画像が現われる。即ちＹ軸方向には画素
空隙が残っているままである。これに対して標本値以下
ビデオ群が入力される第２のパラレル／シリアル変換器
６の出力をモニタ指示装置１１１に表示させると、標本
値以下のＹ軸アドレス総てに信号が存在するので第４図
のようになる（今ここでは白黒の区別は考えない）。従
って、第４図の○印の集まりの周縁部のみを残すことが
できればＹ軸方向にも空隙のない画像を得ることができ
る。

立ち上り／立ち下り検出回路７はこの周縁部の信号を収
り出すための回路である。この検出は各Ｙ軸アドレスに
ついてＸ軸方向の走査を行う際に信号の存在しない切れ
目があることを利用して行われる。従って、第３図最下
列のように信号の切れ目がない場合には立ち上り／立ち
下りの検出ができず標本値一致ビデオが存在するにもか
がわらずビデオが出力されない。

このため、第１のパラレル／シリアル変換器５の出力で
ある標本値一致ビデオ列と、第２のパラレル／シリアル
変換器６からの標本値以下ビデオ列を立ち上り／立ち下
り検出回路７を経由させて得た補間ビデオとを合成回路
８°により合成して標本値のＹ軸方向の画素間隙を埋め
た視認性のよいＡスコープ値を得るのである。

そしてこれを実現するための、比較器４、パラレル／シ
リアル変換器５および同６は共に単純回路の集合であり
、また立ち上り／立ち下り検出回路７および合成回路８
も、後述の実施例に見られるように、合せてフリップフ
ロップ３個、アンドゲート２個、オアゲート２個、イン
バータ１個という極めて簡単小規模の回路である。

（実　施　例） 以下、本発明の実施例を図面を参照して説明する。第２
図は本発明の一実施例の構成を示すブロック図である。

レーダビデオ１０はローパスフィルタ１００に入力され
帯域制限を行なったとデ第１１をＡ／Ｄ変換器１に出力
する。

Ａ／Ｄ変換器１ではタイミング制御回路１０５からの標
本化クロック１４によってアナログ／デジタル変換を行
いデジタルビデオ信号１２をシリアル／パラレル変換器
２へ出力する。

標本化クロック１４はモニタ指示装置１１１上のＸ軸画
素に対応して決まった値である。

シリアル／パラレル変換器２は画像メモリ３の書き込み
時間を考慮するために数画素データをまとめて同時に処
理するために設けである。

シリアル／パラレル変換器２からのデジタルとデオデー
タ１３はタイミング制御回路１０５からの画像メモリ３
に対するアドレスおよび書き込み／読み出しを行うメモ
リ制御信号１５によって画像メモリ３に書き込まれる。

タイミング制御回路１０５はモニタ指示装置１１１にラ
スタ型走査を行わせるための水平（Ｘ軸）および垂直（
Ｙ軸）の同期信号３２を発生しモニタ指示装置１１１へ
出力する。同期信号３２に同期してラスタＹ軸アドレス
１６を比較器４に、ロード信号２０をパラレル／シリア
ル変換器５および同６へ、モニタ指示装置１１１上のＸ
軸の１画素に対応する読み出しクロック３１をパラレル
／シリアル変換器５および同６およびフリップフロップ
１０７へ出力する。

なお、第２図中、フリップフロップ１０７およびオアゲ
ート１１０は合成回路８を構成し、フリップフロップ１
０７’、同１０７“、インバータ１０９、アンドゲート
１０８、同１０８′およびオアゲート１１０′は立ち上
り／立ち下り検出回路７を構成している。またタイミン
グ制御回路１０５はラスタ走査Ｙ軸アドレス発生器９を
含んでいる。画像メモリ３に記憶されているビデオデー
タは同期信号３２に同期されたアドレスに制御されたメ
モリ制御信号１５により読み出しビデオ１７が出力され
各比較器４に入力される。

各比較器４では読み出しビデオ１７とラスタＹ軸アドレ
ス１６との比較を行い値の一致したデータは論理１とな
る標本値一致ビデオ群１８をパラレル／シリアル変換器
５へ、又、Ｙ軸アドレス１６以下の値のデータは全て論
理１となり標本値以下ビデオ群１９をパラレル／シリア
ル変換器６に出力する。例えば、標本値一致ビデオ群１
８は第３図に示す枠１′内の「０」印に相当するもので
あり、又標本値以下ビデオ群１９は第４図に示す枠２′
内の「ＯＪ印に相当するものである。

ここでパラレル／シリアル変換器５および同６を使用し
ているのはＸ軸の読み出し速度に対し画像メモリの速度
が遅いために数ビットまとめて読み出すためである。パ
ラレル／シリアル変換器５からのシリアルデータである
標本値一致ビデオ列２１はフリップフロップ１０７で遅
延され遅延標本値一致ビデオ列２２としてオアゲート１
１０に入力される。これは、立ち上り／立ち下り検出回
路で必然的に生ずる遅延と合せるためである。

例えばこの信号は第３図に示す枠１′内の「０」印に相
当し読み出しクロック３１に同期してＸ軸方向の左側か
ら順次出力されたものである。

他方のパラレル／シリアル変換器６から出力される標本
値以下ビデオ列２３は、アンドゲート１０８、フリップ
フロップ１０７、インバータ１０９に出力される０例え
ば標本値以下ビデオ列２３は、第４図に示す枠２′内で
囲まれた「○」印に相当し読み出しクロック３１に同期
してＸ軸方向の左側から順次出力されたものである。

アンドゲート１０８では標本°値以下ビデオ列２３とフ
リップフロラ１１０７′の負論理出力（Ｑ出力）である
反転遅延標本値以下ビデオ列２４をフリップフロップ１
０７″で更に遅延させたビデオ列との論理積を行い立ち
上りビデオ２６が検出されオアゲート１１０′に出力さ
れる。

これは例えば第４図に示す枠２′内の「◎」印を検出し
たことにあたる。又同様にアンドゲート１０８′では反
転標本値以下ビデオ列２８とフリップフロラ１１０７′
の正論理出力（Ｑ出力）である遅延標本値以下ビデオ列
２５と論理積を行うことにより立ち下りビデオ２７を検
出しオアゲート１１０′へ出力する。これは例えば第４
図に示す枠２′内の「■Ｊ印を検出したことにあたる。

オアゲート１１０′は立ち上がりビデオ２６と立ち下り
ビデオ２７の論理和を行い補間ビデオ２９を出力する。

補間ビデオ２９と遅延標本値一致ビデオ列２２は、オア
ゲート１１０で論理和を行いミックストビデオ列３０と
してモニタ指示装置１１１へ出力される。例えばミック
ストビデオ列３０は第３図に示す枠１′内の「０」と「
○」を示すものである。

以上の処理をテレビ走査の上部から下部ヘラスタＹ軸ア
ドレスを繰り返し行うことにより第６図に示すような間
隙のないＡスロー１表示が得られる。初期制御信号３３
はＸ軸の左端部分が出力されるのを防ぐために使用され
る。

（発明の効果） 以上説明したように本発明装置はレーダビデオの振幅値
を画像メモリに記憶しておき、テレビ型走査方式でビデ
オを読み出す時に同時に簡単な回路構成によってＹ軸方
向の画素空隙の補間を行うことができ、少ない画像メモ
リで高速な補間処理が行え、画素空隙がなく視認性の良
いＡスロー１表示ができる効果がある。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の実施例の構成を示すブロック図、第３図はビデオの
標本値画素と補間画素を示した図、第４図は標本値以下
の画素を示した図、第５図は標本値一致ビデオのみによ
る゛表示例を示す図、第６図は補間処理を行なった表示
例を示す図である。 １・・・・・・Ａ／Ｄ変換器、　２・・・・・・シリア
ル／パラレル変換器、　３・・・・・・画像メモリ、　
４・・・・・・比較器、　５．６・・・・・・パラレル
／シリアル変換器、７・・・・・・立ち上り／立ち下り
検出回路、　８・・・・・・合成回路、９・・・・・・
ラスタ走査Ｙ軸アドレス発生器、１０・・・・・・レー
ダビデオ、　１１・・・・・・ビデオ、１２・・・・・
・デジタルビデオ、　１３・・・・・・デジタルビデオ
データ、　１４・・・・・・標本化クロック、１５・・
・・・・メモリ制御信号、　　１６・・・・・・ラスタ
Ｙ軸アドレス、　　１７・・・・・・読み出しビデオ、
　　１８・・・・・・標本値ビデオ群、　　１９・・・
・・・標本値以下ビデオ群、　２０・・・・・・ロード
信号、　２１・・・・・・標本値一致ビデオ列、２２・
・・・・・遅延標本値一致ビデオ列、２３・・・・・・
標本値以下ビデオ列、　２４・・・・・・反転遅延標本
値以下ビデオ列、　２５・・・・・・遅延標本値以下ビ
デオ列、　２６・・・・・・立ち上りビデオ、２７・・
・・・・立ち下りビデオ、　２８・・・・・・反転標本
値以下ビデオ列、　２９・・・・・・補間ビデオ、　３
０・・・・・・ミックストビデオ、３１・・・・・・読
出しクロック、３２・・・・・・同期信号、　３３・・
・・・・初期制御信号、１００・・・・・・ローパスフ
ィルタ、　　１０５・・・・・・タイミング制御回路、
　　１０７，１０７”、１０７″・・・・・・フリップ
フロップ、　　１０８，１０８’・・・・・・アンドゲ
ート　　１０９・・・・・・インバータ１１０．１１０
’・・・・・・オアゲート、１１１・・・・・・モニタ
指示装置。 代理人　弁理士　　八　幡　　義　博 本光明に１の７構５底 第　／　因 Ｘ軸−ｍ− 理水１．を画業とｉ青゛間ＪＪＪ未ｌす図案３図 Ｘ軸−◆

Claims (1)

【特許請求の範囲】
1. 距離軸（Ｘ軸）座標と振幅軸（Ｙ軸）座標とによって規
   定されるアドレスを有する多数の画素記憶素子からなる
   画像メモリへ、レーダビデオ信号をその距離と振幅に応
   じて対応するアドレスの記憶素子に記憶させ、記憶され
   たレーダビデオ信号をラスター走査で距離に対する振幅
   をＡスコープ表示する走査変換装置であって、レーダビ
   デオ信号をディジタルビデオ信号に変換するＡ／Ｄ変換
   器と；該ディジタルビデオ信号を画像メモリへ書き込む
   速度の変換を行うシリアル／パラレル変換器と；画像メ
   モリからＸ軸座標毎に順次読み出された前記記憶ビデオ
   Ｙ軸アドレスとラスタ走査Ｙ軸アドレスとを受けて比較
   し、ラスタ走査Ｙ軸アドレスが記憶ビデオＹ軸アドレス
   と一致した時およびラスタ走査Ｙ軸アドレスが小さい時
   に信号を出力する複数の比較器と；ラスタ走査Ｙ軸アド
   レスを前記比較器へ送るラスタ走査Ｙ軸アドレス発生器
   と；前記複数の比較器からＹ軸アドレスが一致した時の
   信号を受けこれをシリアルデータに変換する第１のパラ
   レル／シリアル変換器と；前記複数の比較器からの全信
   号を受けこれをシリアルデータに変換する第２のパラレ
   ル／シリアル変換器と；該第２のパラレル／シリアル変
   換器の出力信号を受けて各ラスタ走査Ｙ軸アドレスにつ
   いてＸ軸方向へ走査した時に連続する信号の最初と最後
   の信号のみを出力する立ち上り／立ち下り検出回路と；
   前記第１のパラレル／シリアル変換器の出力と前記立ち
   上り／立ち下り検出回路の出力をタイミングを一致させ
   て合成する合成回路と；を具備することを特徴とするレ
   ーダ走査変換装置。