JPS62134576A - 集積モジユ−ルの試験方法および回路装置 - Google Patents
集積モジユ−ルの試験方法および回路装置Info
- Publication number
- JPS62134576A JPS62134576A JP61287565A JP28756586A JPS62134576A JP S62134576 A JPS62134576 A JP S62134576A JP 61287565 A JP61287565 A JP 61287565A JP 28756586 A JP28756586 A JP 28756586A JP S62134576 A JPS62134576 A JP S62134576A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- base
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title 1
- 238000012360 testing method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 18
- 230000007547 defect Effects 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 241000124033 Salix Species 0.000 description 2
- SUDBRAWXUGTELR-HPFNVAMJSA-N 5-[[(2r,3r,4s,5s,6r)-3,4,5-trihydroxy-6-(hydroxymethyl)oxan-2-yl]oxymethyl]-1h-pyrimidine-2,4-dione Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1OCC1=CNC(=O)NC1=O SUDBRAWXUGTELR-HPFNVAMJSA-N 0.000 description 1
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009666 routine test Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、内部ＳＮ比を低減させることによりＣＭＬ回
路技術の集積ロジックモジュールの試験の際に内部回路
部分の隠れた欠陥を検出するための方法および回路装置
に関する。
路技術の集積ロジックモジュールの試験の際に内部回路
部分の隠れた欠陥を検出するための方法および回路装置
に関する。
大規模集積モジュール（ＬＳＩモジュール）においては
内部の回路装置に対して外から直接手を触れることがで
きない。従って機能試験だけが可能であり、内部回路部
分の１ノイズ性を試験することが可能ではない。技術的
な弱点によって耐ノイズ性を弱められた回路部分はモジ
ュール試験の際に大抵は検知されない。とＣ・うのは、
使用状態において現われるような最悪条件下では、試験
を行うことができないからである。
内部の回路装置に対して外から直接手を触れることがで
きない。従って機能試験だけが可能であり、内部回路部
分の１ノイズ性を試験することが可能ではない。技術的
な弱点によって耐ノイズ性を弱められた回路部分はモジ
ュール試験の際に大抵は検知されない。とＣ・うのは、
使用状態において現われるような最悪条件下では、試験
を行うことができないからである。
ドイツ連邦共和国特許出願公開１３０４０７３３号公報
によって、特に耐ノイズ性の小さい回路部分が耐ノイズ
性を大幅に減少させられるために選択領域にα線を照射
され、それによって生せしめられる欠陥特性ヲヤ察する
ようにした、集積回路装置特にメモリモジュールの診断
方法が既に公知である。
によって、特に耐ノイズ性の小さい回路部分が耐ノイズ
性を大幅に減少させられるために選択領域にα線を照射
され、それによって生せしめられる欠陥特性ヲヤ察する
ようにした、集積回路装置特にメモリモジュールの診断
方法が既に公知である。
しかしながら、この公知の診断方法は非常に費用が掛か
り、そのために開発期において最初の製造モデルを診断
するため（：だけしか使用されていない。
り、そのために開発期において最初の製造モデルを診断
するため（：だけしか使用されていない。
そこで本発明は、大ｌの個数にも使用できるような、集
積モジュールの内部回路部分の隠れた欠陥を検出するた
めの方法およびこの方法を実施するための回路装置を提
供することを目的とする。
積モジュールの内部回路部分の隠れた欠陥を検出するた
めの方法およびこの方法を実施するための回路装置を提
供することを目的とする。
この目的を達成するために、本発明は、集積モジュール
の内部回路部分の欠陥を検出するための方法については
、信号偏差を、モジュール内部に設けられて基準電圧発
生器を制御するための制御回路によって、その信号偏差
の減少分に比例するＳＮ比の低減量が２つの２値信号レ
ベルに関して少なくともほぼ等しくなるように、減少さ
せることを特徴とする。
の内部回路部分の欠陥を検出するための方法については
、信号偏差を、モジュール内部に設けられて基準電圧発
生器を制御するための制御回路によって、その信号偏差
の減少分に比例するＳＮ比の低減量が２つの２値信号レ
ベルに関して少なくともほぼ等しくなるように、減少さ
せることを特徴とする。
さらに本発明は、かかる方法を実施するための回路装置
については、２つのトランジスタが設けられ、それらの
エミッタが相互接続されると共に第１の電流を供給する
ための第１の定電流源に接続され、第１のトランジスタ
のベースは供給電圧のエミッタ側接続点に対して一定の
バイアス電圧を有し、第１のトランジスタのベースと出
力電圧を取出すそのコレクタとの間には抵抗が配置され
、第２のトランジスタのベースは別の抵抗と第２の電流
を発生するための第２の定電流源との結合点に接続され
、前記別の抵抗と第２の定電流源とから成る直列回路は
供給電圧の両接続点ＬＫに接続され、その場合第２の定
電流源は一端がエミッタ側接続点に接続され、第２の電
流と前記別の抵抗とは、第２のトランジスタに、供給電
圧が正規である場合（駆動範囲）には電流が流れかつ供
給電圧が減少させられた場合（試験範囲）には電流が流
れないように設定されることを特徴とする。
については、２つのトランジスタが設けられ、それらの
エミッタが相互接続されると共に第１の電流を供給する
ための第１の定電流源に接続され、第１のトランジスタ
のベースは供給電圧のエミッタ側接続点に対して一定の
バイアス電圧を有し、第１のトランジスタのベースと出
力電圧を取出すそのコレクタとの間には抵抗が配置され
、第２のトランジスタのベースは別の抵抗と第２の電流
を発生するための第２の定電流源との結合点に接続され
、前記別の抵抗と第２の定電流源とから成る直列回路は
供給電圧の両接続点ＬＫに接続され、その場合第２の定
電流源は一端がエミッタ側接続点に接続され、第２の電
流と前記別の抵抗とは、第２のトランジスタに、供給電
圧が正規である場合（駆動範囲）には電流が流れかつ供
給電圧が減少させられた場合（試験範囲）には電流が流
れないように設定されることを特徴とする。
また本発明は、かかる方法を実、兎するための回路装置
については、２つのトランジスタが設けられ、それらの
ニジツタが相互接続されると共に第１の電流を供給する
ための第１の定電流扮に接続され、第１のトランジスタ
のベースは供給電圧のエミッタ側接続点に対して一定の
バイアス電圧を有し、？ＰＪＪのトランジスタのベース
と出力ｉδ１王を取出すそのコレクタとの間には抵抗が
配置され、第２のトランジスタのベースと供給電圧のエ
ミッタ側接続点との間には外部の制御信号が印加される
ことを特徴とする。
については、２つのトランジスタが設けられ、それらの
ニジツタが相互接続されると共に第１の電流を供給する
ための第１の定電流扮に接続され、第１のトランジスタ
のベースは供給電圧のエミッタ側接続点に対して一定の
バイアス電圧を有し、？ＰＪＪのトランジスタのベース
と出力ｉδ１王を取出すそのコレクタとの間には抵抗が
配置され、第２のトランジスタのベースと供給電圧のエ
ミッタ側接続点との間には外部の制御信号が印加される
ことを特徴とする。
次に本発明の実施例を図面に基づいて詳）１ｉ１に説明
する。
する。
ＣＭＬ回路技術の集積モジュール内の隠れた欠陥を検出
するための本弁明による方法は、かかるモジュールの開
光１す１間の間、たとノば不利なｊｑ線使用または回路
設計の結果、原理（９に存在するようになった弱点を検
知するために使用することができる。しかしながら本発
明による方法は、正規の駆動条件の下に行われる静的試
験の際には外には欠陥無しのように見えるが、しかしそ
れにも拘わらず技術的欠陥のために弱点個所を有してい
るようなモジュールについても検出するために、ルーテ
ィン試験たとえば集積モジュールの受取り検査のために
特に使用される。信号偏差の減少に比例してＳＮ比を低
減させることにより、かかる弱点を検知することができ
る。
するための本弁明による方法は、かかるモジュールの開
光１す１間の間、たとノば不利なｊｑ線使用または回路
設計の結果、原理（９に存在するようになった弱点を検
知するために使用することができる。しかしながら本発
明による方法は、正規の駆動条件の下に行われる静的試
験の際には外には欠陥無しのように見えるが、しかしそ
れにも拘わらず技術的欠陥のために弱点個所を有してい
るようなモジュールについても検出するために、ルーテ
ィン試験たとえば集積モジュールの受取り検査のために
特に使用される。信号偏差の減少に比例してＳＮ比を低
減させることにより、かかる弱点を検知することができ
る。
特許請求の範囲第１項の特徴部分に記載されている積を
より良く理解するために、第４図にはＣλ（Ｌ回路技術
、特にＥ ＣＬ回路技術の公知の基本回路が図示されて
いる。この基本回路は、２つのトランジスタＴＩ、Ｔ２
を備えそれらのエミッタが接続されている差動増幅器を
含んでいる。この差動増幅器はトランジスタＴ３とその
エミッタ抵抗Ｒ］とから成る電流源回路によって供給さ
れる定電ａ Ｉ Ｄにより駆動される。電流源トランジ
スタＴ３のベースには以下（二おいては電流源基準と称
する基準電位ＵＳが印加されている。
より良く理解するために、第４図にはＣλ（Ｌ回路技術
、特にＥ ＣＬ回路技術の公知の基本回路が図示されて
いる。この基本回路は、２つのトランジスタＴＩ、Ｔ２
を備えそれらのエミッタが接続されている差動増幅器を
含んでいる。この差動増幅器はトランジスタＴ３とその
エミッタ抵抗Ｒ］とから成る電流源回路によって供給さ
れる定電ａ Ｉ Ｄにより駆動される。電流源トランジ
スタＴ３のベースには以下（二おいては電流源基準と称
する基準電位ＵＳが印加されている。
差動増幅器の一方のトランジスタＴ１のベースは２値入
力信号用の信号入力端子ＥＹ影形成ている。他方のトラ
ンジスタＴ２のベースには別の基準電位ＵＲが印加され
ている。この基準電位ＬＪ Ｒは２値入力信号の上側レ
ベルと下側レベルとの間の平均値に等しく、以下におい
ては電流スイッチ基準と称される。
力信号用の信号入力端子ＥＹ影形成ている。他方のトラ
ンジスタＴ２のベースには別の基準電位ＵＲが印加され
ている。この基準電位ＬＪ Ｒは２値入力信号の上側レ
ベルと下側レベルとの間の平均値に等しく、以下におい
ては電流スイッチ基準と称される。
ＣＭＬ回路装置への中給電圧は接続点Ｕ ＣＣとＵＥｇ
とを介して印加される。コ１／クダ側接続、ＱＵＣＣの
電位は基を電位、すなわち他の電位特に信号レベルＵＨ
，ＵＬおよび電流スイッチ基準ＵＲとして使用される。
とを介して印加される。コ１／クダ側接続、ＱＵＣＣの
電位は基を電位、すなわち他の電位特に信号レベルＵＨ
，ＵＬおよび電流スイッチ基準ＵＲとして使用される。
なお、２段もしくは３段の直列接続の場合Ｃ−は、相応
する別の電流スイッチ基準が接続点ＵＣＣに印加される
。また電流掠暴準ＵＳは、エミッタ側接続点Ｕ Ｅ Ｅ
に対する電位差がエミッタ抵抗Ｒ１の設定と共（二電流
詠回路から供給される電１流の大きさを決定するので、
別（二級われる。
する別の電流スイッチ基準が接続点ＵＣＣに印加される
。また電流掠暴準ＵＳは、エミッタ側接続点Ｕ Ｅ Ｅ
に対する電位差がエミッタ抵抗Ｒ１の設定と共（二電流
詠回路から供給される電１流の大きさを決定するので、
別（二級われる。
第４因（二示したＣＭＬ基本回路においては入力信号に
対して反転されない信号ｊ／ベベルＪ Ｈ、ＬＩ Ｌの
出力信号がトランジスタＴ２のコレクタから取出される
ので、このトランジスタＴ２＋二対してだけ動作抵抗Ｒ
２が接続され、一方トランジスタＴ１のコレクタは基準
電位点ＵＣＣに直接接続されている。
対して反転されない信号ｊ／ベベルＪ Ｈ、ＬＩ Ｌの
出力信号がトランジスタＴ２のコレクタから取出される
ので、このトランジスタＴ２＋二対してだけ動作抵抗Ｒ
２が接続され、一方トランジスタＴ１のコレクタは基準
電位点ＵＣＣに直接接続されている。
コレクタから出力信号が取出されるトランジスタＴ２に
電流が流れていない場合には、公知のように、出力信号
としては高山ｑレベルＵ Ｉ−１が現われている。、場
合１″、」、４）″（（ユ接ｈＥされる出力負荷の影響
は大抵の場合僅かである・２）で、上側信号レベルｔΔ
Ｕは基準電位ＵＣＣに一致し、試験の期間だけ施こ５れ
る措置１；よ・つでも変えられない。下側信号レベルｔ
Ｊ Ｌは、電流源回路から供給される全型〆丸ＩＤがコ
レクタ抵抗Ｒ２に惹起させる電圧降ド（二よって生せし
められる。
電流が流れていない場合には、公知のように、出力信号
としては高山ｑレベルＵ Ｉ−１が現われている。、場
合１″、」、４）″（（ユ接ｈＥされる出力負荷の影響
は大抵の場合僅かである・２）で、上側信号レベルｔΔ
Ｕは基準電位ＵＣＣに一致し、試験の期間だけ施こ５れ
る措置１；よ・つでも変えられない。下側信号レベルｔ
Ｊ Ｌは、電流源回路から供給される全型〆丸ＩＤがコ
レクタ抵抗Ｒ２に惹起させる電圧降ド（二よって生せし
められる。
しかし゛〔信号偏差ΔＵ、すなわち上側信号レベルＩＪ
Ｈと下側信号レベルＩ−Ｊ Ｌとの差Ｗ＝少させたい
場合（二は、下側信号レベルＵＬを値２ｄＵだけ高める
ことにより可能（：なる。このことは電流源基準ＵＳを
低下させることによって、すなわち電流源トランジスタ
Ｔ３のためのベースバイアス電圧を減少させることによ
って達成される。何故ならばそれによって、差動増幅器
電流ＩＤと差動増幅器の導通トランジスタＴ２のコレク
タ動作抵抗Ｒ２の電圧降下とが減少するからである。
Ｈと下側信号レベルＩ−Ｊ Ｌとの差Ｗ＝少させたい
場合（二は、下側信号レベルＵＬを値２ｄＵだけ高める
ことにより可能（：なる。このことは電流源基準ＵＳを
低下させることによって、すなわち電流源トランジスタ
Ｔ３のためのベースバイアス電圧を減少させることによ
って達成される。何故ならばそれによって、差動増幅器
電流ＩＤと差動増幅器の導通トランジスタＴ２のコレク
タ動作抵抗Ｒ２の電圧降下とが減少するからである。
しかしながら上述したや１）方は、ＳＮ比の一面的な低
Ｕのために所望の結果がまだ得られない。
Ｕのために所望の結果がまだ得られない。
それどころか、電流スイッチ基準ＵＲが上側信号レベル
Ｕ Ｈと変更された下側信号レベルＵＬとから成る平均
値（：再び一致するように、その電流スイッｆ基準Ｕ、
Ｒをさらに、つまり値ｄＵだけ高めることが付加的に必
要となる。
Ｕ Ｈと変更された下側信号レベルＵＬとから成る平均
値（：再び一致するように、その電流スイッｆ基準Ｕ、
Ｒをさらに、つまり値ｄＵだけ高めることが付加的に必
要となる。
ＣＭＬ回路装首にとって重要である電位の相互関係は第
５図に示されている。なおこの第５図において、左側セ
クションＡは正規の駆動条件！二対する電位の相互関係
を示し、一方右側のセクションＢは試験条件に対する電
位の相互関係を示す。
５図に示されている。なおこの第５図において、左側セ
クションＡは正規の駆動条件！二対する電位の相互関係
を示し、一方右側のセクションＢは試験条件に対する電
位の相互関係を示す。
特（二上記において詳細Ｃ二説明した電位変化は容易に
検知可能である。
検知可能である。
電流源基準ＵＳおよび電流スイッチ基糸ＵＲ１７作るた
めに、集積回路装置内（二それぞれ所定の回！！？５群
のために共通的イニ設けられた基準電圧発生器（バイア
スドライバ）が使用される。このような基準電圧発生器
はたとえば１９８１年９月２２〜２１日（二開催された
金銀報告書ＥＳＳＣｒＲＣの第２０５頁第２０７貞本；
よびドイツ連邦共和国特許工２）１４９１３３′；＋明
り１１書ｌ二、よって公知である。こ桟らの基・■電と
［発生器は−・股的に温度補償形に構成され、限界館が
供給電圧の変化に左右されない。
めに、集積回路装置内（二それぞれ所定の回！！？５群
のために共通的イニ設けられた基準電圧発生器（バイア
スドライバ）が使用される。このような基準電圧発生器
はたとえば１９８１年９月２２〜２１日（二開催された
金銀報告書ＥＳＳＣｒＲＣの第２０５頁第２０７貞本；
よびドイツ連邦共和国特許工２）１４９１３３′；＋明
り１１書ｌ二、よって公知である。こ桟らの基・■電と
［発生器は−・股的に温度補償形に構成され、限界館が
供給電圧の変化に左右されない。
しかしながら所期の目的のためには、基準電位ＵＳ、ｌ
ＪＲは凸」変となうな（すればならない。このことは、
内部フィードバック結合の解除（たとえばドイツ連邦共
和国特許第２８４９１５３号明細書におけるトランジス
タＴ３のベース接続）と可変補助・π）王の給電と（二
上って達成される。適切に変形された基準電圧ラレ生器
が第６図に示されている。
ＪＲは凸」変となうな（すればならない。このことは、
内部フィードバック結合の解除（たとえばドイツ連邦共
和国特許第２８４９１５３号明細書におけるトランジス
タＴ３のベース接続）と可変補助・π）王の給電と（二
上って達成される。適切に変形された基準電圧ラレ生器
が第６図に示されている。
抵抗に対してＲ６−Ｒ７およびＲ８−Ｒ３＋Ｒ４なる関
係が適用されるという前提の下に、基準電位＋１１シ、
ＵＳは、トラ、・ジヌタＴ４のベースと供給電圧接続点
ＵＥＥとの間に印加される電圧Ｕ２から、導通トランジ
スタのベース・エミッタ間電圧降下ＵＢＥを差引いた電
圧（Ｕ２−ＵＢＥ）に比例する。
係が適用されるという前提の下に、基準電位＋１１シ、
ＵＳは、トラ、・ジヌタＴ４のベースと供給電圧接続点
ＵＥＥとの間に印加される電圧Ｕ２から、導通トランジ
スタのベース・エミッタ間電圧降下ＵＢＥを差引いた電
圧（Ｕ２−ＵＢＥ）に比例する。
個々には次のようｆ；表わされる。
２つの異なった値を取り得る補助電圧Ｕ２を出力するこ
とにより第６図の基準電圧発生器を制御するための制御
回路は第１図に示されている。この制抗回路はトランジ
スタＴ５．Ｔ６を含み、それらのエミッタは相互接続さ
れると共に電流■】を供給するための電流源回路ＩＱＩ
に接続されている。トランジスタＴ５のコレクタは基準
電位ＵＣＣ−ＯＶに接続されている。そのベースは基♀
電圧ＵＣＣに接続された抵抗Ｒ９と接続点ＵＢＢに接続
された電’ｆＭ Ｉ ２の供給用の定電流柳回路ＩＱ２
との結合点Ｃに接続されている。
とにより第６図の基準電圧発生器を制御するための制御
回路は第１図に示されている。この制抗回路はトランジ
スタＴ５．Ｔ６を含み、それらのエミッタは相互接続さ
れると共に電流■】を供給するための電流源回路ＩＱＩ
に接続されている。トランジスタＴ５のコレクタは基準
電位ＵＣＣ−ＯＶに接続されている。そのベースは基♀
電圧ＵＣＣに接続された抵抗Ｒ９と接続点ＵＢＢに接続
された電’ｆＭ Ｉ ２の供給用の定電流柳回路ＩＱ２
との結合点Ｃに接続されている。
第２のトランジスタＴ６のベースは供給電圧のエミッタ
側ｉＵｇＥに対して一定のバイアス電圧Ｕ】を百してい
る。このバイアス電圧Ｕ１は完全に電圧および温度補償
された基準電圧発生器から供給される。この基準電圧発
生器からは電流諒ＩＱＩ、ＩＱ２用の基準電圧も同様に
導出される。トランジスタＴ６のベース滅コレクダとの
間（二は抵抗Ｒｈｏが配置されている。出力電圧Ｕ２は
トランジスタＴ６のコレクタから取出される。
側ｉＵｇＥに対して一定のバイアス電圧Ｕ】を百してい
る。このバイアス電圧Ｕ１は完全に電圧および温度補償
された基準電圧発生器から供給される。この基準電圧発
生器からは電流諒ＩＱＩ、ＩＱ２用の基準電圧も同様に
導出される。トランジスタＴ６のベース滅コレクダとの
間（二は抵抗Ｒｈｏが配置されている。出力電圧Ｕ２は
トランジスタＴ６のコレクタから取出される。
第１図に示した制御回路は、その作動が接続点ＵＣＣと
ＵＥＥとの間の供給電圧を減少させることによって生じ
るように設計されている。なお、その供給電圧は接続点
ＵＣＣＹベースとする基準電位に関係するので以下にお
いては供給電圧ＵＢＢと称すること（二する。抵抗Ｒ９
の電圧降下を目的に適うように設定すること（二よって
、供給電圧ＵＥＥが正規値の場合には、つまり、 ｌ ＵＥＥＩ ｌ≧ｌ ＩＥ ｌ ２’ ＵＥＥ２１な
る駆動範囲においては、 ｌＵｇＥｌ−Ｉ２・Ｉ’＋９＞Ｕｌ なる関係があてはまる。
ＵＥＥとの間の供給電圧を減少させることによって生じ
るように設計されている。なお、その供給電圧は接続点
ＵＣＣＹベースとする基準電位に関係するので以下にお
いては供給電圧ＵＢＢと称すること（二する。抵抗Ｒ９
の電圧降下を目的に適うように設定すること（二よって
、供給電圧ＵＥＥが正規値の場合には、つまり、 ｌ ＵＥＥＩ ｌ≧ｌ ＩＥ ｌ ２’ ＵＥＥ２１な
る駆動範囲においては、 ｌＵｇＥｌ−Ｉ２・Ｉ’＋９＞Ｕｌ なる関係があてはまる。
従ってトランジスタＴ５は、電流工１が流れ、トランジ
スタＴ６は電流が流れず、０２−Ｕｌとなる。
スタＴ６は電流が流れず、０２−Ｕｌとなる。
試験駆動においては、供給電圧ＵＥＥは次のような条件
が適用される値ｕＥＥｐ＋：ｍ少させられる。
が適用される値ｕＥＥｐ＋：ｍ少させられる。
Ｉ ＵＥＥＰ ｌ −Ｉ ２・Ｒ９＜Ｕ ］この場合に
は電流１１がトランジスタＴ６を通って流れ、次の関係
を生じる。
は電流１１がトランジスタＴ６を通って流れ、次の関係
を生じる。
Ｕ２−Ｕｌ−ＩＩ・Ｒｌ Ｏ＜Ｕ ］
従って第６図に示された基準電圧発生器は電圧ＵＲ，Ｕ
Ｓを減少させ、丁なわちＵＥＥに対して電流スイッチ基
準ＵＲを高め、電流柳基準ＵＳを低下させる。
Ｓを減少させ、丁なわちＵＥＥに対して電流スイッチ基
準ＵＲを高め、電流柳基準ＵＳを低下させる。
ＣＭ Ｌ信号レベルおよび基準への供給電圧ＵＥＥの影
響は第２図に示されている。この第２図には、電圧ＵＲ
，ＵＳは、値ＵＥＢＳを境界として、駆動範囲内および
試験範囲内では一定であることが示されている。
響は第２図に示されている。この第２図には、電圧ＵＲ
，ＵＳは、値ＵＥＢＳを境界として、駆動範囲内および
試験範囲内では一定であることが示されている。
試験の間供給電圧ＵＥＥＰが設定されると、ＬＳＩモジ
ュールにおいて使用される出力段は、外へ発信される信
号レベルが明らかに同一であ１ノ得るように機能しなけ
ればならない。というのは、内部機能だけが試験される
のであって、パラメータについて試験するのではないか
らである。さらに、供給電圧ＵＥＥＰを選定する際には
、試験されるべき回路装置のトランジスタが飽和せず、
それによってあたかも欠陥があるようになることが午じ
ないように注意しなければならない。
ュールにおいて使用される出力段は、外へ発信される信
号レベルが明らかに同一であ１ノ得るように機能しなけ
ればならない。というのは、内部機能だけが試験される
のであって、パラメータについて試験するのではないか
らである。さらに、供給電圧ＵＥＥＰを選定する際には
、試験されるべき回路装置のトランジスタが飽和せず、
それによってあたかも欠陥があるようになることが午じ
ないように注意しなければならない。
第１図の制御回路に対して僅かに変形された制御回路は
、供給電圧ＵＥＢを減少させる代りにこれを高めること
によって作動させることができる。しカルながら、この
場合にはパワー損失が大きくなるので、このような変形
例は好ましくない。
、供給電圧ＵＥＢを減少させる代りにこれを高めること
によって作動させることができる。しカルながら、この
場合にはパワー損失が大きくなるので、このような変形
例は好ましくない。
集積モジュールの試験の際に不所望な副作用が出現する
危険は、制御回路が供給電圧ＵＥＢの変化によっては作
動されず、外部から供給される制＠電圧ＵＰによって作
動されるようにすると、回避することができる。
危険は、制御回路が供給電圧ＵＥＢの変化によっては作
動されず、外部から供給される制＠電圧ＵＰによって作
動されるようにすると、回避することができる。
このために第３図に示すように、第１図の制御回路の抵
抗Ｒ９と電流柳ｒＱ２とが除去され、制御電圧ＵＰが接
続点ＵＥＥと点Ｃ（）ラノジスタＴ５のベース）との間
に印加される。
抗Ｒ９と電流柳ｒＱ２とが除去され、制御電圧ＵＰが接
続点ＵＥＥと点Ｃ（）ラノジスタＴ５のベース）との間
に印加される。
その場合、制御電圧ＵＰに対しては、
正規駆動の場合： ＵＰ＞Ｕ １
試験駆動の場合：ＵＰ＜Ｕｌ
なる関係が適用される。
正規の供給電圧による駆動の利点に対して、制御電圧Ｕ
Ｐを基準電圧発生器（二導く少なくとも］本の補助的な
接続ピンと幾つかの補助的な内部導線とが必要であると
いう欠点が生じる。
Ｐを基準電圧発生器（二導く少なくとも］本の補助的な
接続ピンと幾つかの補助的な内部導線とが必要であると
いう欠点が生じる。
以上に説明したよう（二、本発明（二よれば、試験の開
信号偏差が減少させられ、それ（二よりＳＮ比が低減さ
せられるようにすることによって、ＣＭＬ回路技術の集
積モジュールの内部回路部分の欠陥を容易に検出するこ
とができる。
信号偏差が減少させられ、それ（二よりＳＮ比が低減さ
せられるようにすることによって、ＣＭＬ回路技術の集
積モジュールの内部回路部分の欠陥を容易に検出するこ
とができる。
第１図は本発明による方法を実施するための１Ｒ１］御
回路の構成例を示す回路図、第２図は供給型１１′１−
の関数としての信号レベルおよび基準′退位を示’ｆｇ
ｉ形図、第３図は本発明（二よる方法を実施するための
制砒回路の池の構成例を示す回路図、第４図は公知のＣ
ＭＬ基本回路を示す回路図、第５図は正規駆動と試験駆
動とにおけるＣ Ｍ Ｌ回路の信号レベルおよび基準電
位を示す波形図、第６図は可制御形基準電圧発生器の回
路構成を示す回路図である。 Ｔ５．Ｔ６・・・ トランジスタ、 ＩＱＩ、ＩＱ
２・・・定電流源、 Ｒ９，Ｒ１０・・・抵抗、 Ｕ
Ｐ・・・ ｉｉ’制御電圧、 Ｎ、Ｉ２・・・電流、
ＵＬ・・・バイアス電圧、 Ｕ２・・・出力電圧、
ＵＣＣ，（ＪＥＢ・・・接続点。 ｄＵ・・・信ち′偏差、 ２ｄｔＪ・・・信号偏差紙
少分、ＵＨ，ＵＬ・・・信号レベル、 ＵＲ・・・電流
スイッチ基Ｊ ＵＳ・・・電流紳基準。 ｒ６１１８）代理人づｆ！ご士冨付 渾 ５．−っ二 ＦＩＧ Ｉ ＦＩＧ ３ＩＧ２ ＦＩＧ４ ＦＩＧ６ＵヒＥ ＩＧ５
回路の構成例を示す回路図、第２図は供給型１１′１−
の関数としての信号レベルおよび基準′退位を示’ｆｇ
ｉ形図、第３図は本発明（二よる方法を実施するための
制砒回路の池の構成例を示す回路図、第４図は公知のＣ
ＭＬ基本回路を示す回路図、第５図は正規駆動と試験駆
動とにおけるＣ Ｍ Ｌ回路の信号レベルおよび基準電
位を示す波形図、第６図は可制御形基準電圧発生器の回
路構成を示す回路図である。 Ｔ５．Ｔ６・・・ トランジスタ、 ＩＱＩ、ＩＱ
２・・・定電流源、 Ｒ９，Ｒ１０・・・抵抗、 Ｕ
Ｐ・・・ ｉｉ’制御電圧、 Ｎ、Ｉ２・・・電流、
ＵＬ・・・バイアス電圧、 Ｕ２・・・出力電圧、
ＵＣＣ，（ＪＥＢ・・・接続点。 ｄＵ・・・信ち′偏差、 ２ｄｔＪ・・・信号偏差紙
少分、ＵＨ，ＵＬ・・・信号レベル、 ＵＲ・・・電流
スイッチ基Ｊ ＵＳ・・・電流紳基準。 ｒ６１１８）代理人づｆ！ご士冨付 渾 ５．−っ二 ＦＩＧ Ｉ ＦＩＧ ３ＩＧ２ ＦＩＧ４ ＦＩＧ６ＵヒＥ ＩＧ５
Claims (1)
- 【特許請求の範囲】 １）内部ＳＮ比を低減させることによりＣＭＬ回路技術
の集積ロジックモジュールの試験の際に内部回路部分の
欠陥を検出する方法において、信号偏差（ΔＵ）を、モ
ジュール内部に設けられて基準電圧発生器を制御するた
めの制御回路によって、その信号偏差（ΔＵ）の減少分
（２ｄＵ）に比例するＳＮ比の低減量が２つの２値信号
レベル（ＵＨ、ＵＬ）に関して少なくともほぼ等しくな
るように、減少させることを特徴とする集積モジュール
の試験方法。 ２）電流スイッチとして作用する差動増幅器に給電する
ための定電流源（Ｔ３、Ｒ１）を制御するための基準電
位（ＵＳ）が低下させられ、差動増幅器の基準電位（Ｕ
Ｒ）が高められることを特徴とする特許請求の範囲第１
項記載の方法。 ３）制御回路は駆動電圧を予め設定した値だけ変化させ
ることにより作動させられることを特徴とする特許請求
の範囲第１項または第２項記載の方法。 ４）制御回路は外部の制御信号（ＵＰ）によって作動さ
せられることを特徴とする特許請求の範囲第１項または
第２項記載の方法。 ５）２つのトランジスタ（Ｔ５、Ｔ６）が設けられ、そ
れらのエミッタが相互接続されると共に第１の電流（Ｉ
１）を供給するための第１の定電流源（ＩＱ１）に接続
され、 第１のトランジスタ（Ｔ６）のベースは供給電圧のエミ
ッタ側接続点（ＵＥＥ）に対して一定のバイアス電圧（
Ｕ１）を有し、 第１のトランジスタ（Ｔ６）のベースと出力電圧（Ｕ２
）を取出すそのコレクタとの間には抵抗（Ｒ１０）が配
置され、 第２のトランジスタ（Ｔ５）のベースは別の抵抗（Ｒ９
）と第２の電流（Ｉ２）を発生するための第２の定電流
源（ＩＱ２）との結合点（Ｃ）に接続され、 前記別の抵抗（Ｒ９）と第２の定電流源（ＩＱ２）とか
ら成る直列回路は供給電圧の両接続点（ＵＣＣ、ＵＥＥ
）間に接続され、その場合第２の定電流源（ＩＱ２）は
一端がエミッタ側接続点（ＵＥＥ）に接続され、 第２の電流（Ｉ２）と前記他の抵抗（Ｒ９）とは、第２
のトランジスタ（Ｔ５）に、供給電圧が正規である場合
（駆動範囲）には電流が流れそして供給電圧が減少させ
られた場合（試験範囲）には電流が流れないように設定
される ことを特徴とする集積モジュールの試験回路装置。 ６）２つのトランジスタ（Ｔ５、Ｔ６）が設けられ、そ
れらのエミッタが相互接続されると共に第１の電流（Ｉ
１）を供給するための第１の定電流源（ＩＱ１）に接続
され、 第１のトランジスタ（Ｔ６）のベースは供給電圧のエミ
ッタ側接続点（ＵＥＥ）に対して一定のバイアス電圧（
Ｕ１）を有し、 第１のトランジスタ（Ｔ６）のベースと出力電圧（Ｕ２
）を取出すそのコレクタとの間には抵抗（Ｒ１０）が配
置され、そして、 第２のトランジスタ（Ｔ５）のベースと供給電圧のエミ
ッタ側接続点（ＵＥＥ）との間には外部の制御信号（Ｕ
Ｐ）が印加される、ことを特徴とする集積モジュールの
試験回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3542731.0 | 1985-12-03 | ||
| DE3542731 | 1985-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62134576A true JPS62134576A (ja) | 1987-06-17 |
| JPH0580992B2 JPH0580992B2 (ja) | 1993-11-11 |
Family
ID=6287496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287565A Granted JPS62134576A (ja) | 1985-12-03 | 1986-12-01 | 集積モジユ−ルの試験方法および回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4947105A (ja) |
| EP (1) | EP0226887B1 (ja) |
| JP (1) | JPS62134576A (ja) |
| AT (1) | ATE57579T1 (ja) |
| DE (1) | DE3674990D1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE68926414D1 (de) * | 1988-08-17 | 1996-06-13 | Ibm | Verfahren und Gerät zur Fehlererkennung in differentialen Stromschaltlogikschaltkreisen |
| US5097144A (en) * | 1990-04-30 | 1992-03-17 | International Business Machines Corporation | Driver circuit for testing bi-directional transceiver semiconductor products |
| DE69320326T2 (de) * | 1993-05-07 | 1998-12-24 | Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano | Mit niedriger Versorgungsspannung arbeitender, eine Hysteresis aufweisender Komparator |
| US6005406A (en) * | 1995-12-07 | 1999-12-21 | International Business Machines Corporation | Test device and method facilitating aggressive circuit design |
| US6173427B1 (en) * | 1997-06-20 | 2001-01-09 | Nec Corporation | Immunity evaluation method and apparatus for electronic circuit device and LSI tester |
| DE102005013450A1 (de) * | 2005-03-23 | 2006-09-28 | Robert Bosch Gmbh | Sicherheitssystem |
| FR2887089B1 (fr) * | 2005-06-09 | 2007-09-07 | France Etat | Dispositif formant porte logique adaptee pour detecter une faute logique |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3577073A (en) * | 1969-02-18 | 1971-05-04 | Control Data Corp | Apparatus for automated computer maintenance comprising means for varying the input signal switching threshold voltage for any of a plurality of electronic circuits |
| DE2106163A1 (de) * | 1971-02-10 | 1972-12-28 | Siemens Ag | Verfahren zum Prüfen von Einheiten eines programmgesteuerten Verarbeitungssystems |
| JPS5377150A (en) * | 1976-12-20 | 1978-07-08 | Hitachi Ltd | Margin measuring unit for large scale integrated circuit |
| DE2849153C2 (de) * | 1978-11-13 | 1982-08-19 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Erzeugung einer konstanten Hilfsgleichspannung |
| JPS566535A (en) * | 1979-06-28 | 1981-01-23 | Nec Corp | Integrated circuit |
| DE3040733A1 (de) * | 1980-10-29 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur untersuchung einer auf einem halbleiterplaettchen integrierten schaltungsanordnung |
| JPS5853775A (ja) * | 1981-09-26 | 1983-03-30 | Fujitsu Ltd | Ｉｃメモリ試験方法 |
| US4575647A (en) * | 1983-07-08 | 1986-03-11 | International Business Machines Corporation | Reference-regulated compensated current switch emitter-follower circuit |
| JPS60174527A (ja) * | 1984-02-21 | 1985-09-07 | Nec Corp | 論理回路 |
-
1986
- 1986-12-01 JP JP61287565A patent/JPS62134576A/ja active Granted
- 1986-12-01 DE DE8686116679T patent/DE3674990D1/de not_active Expired - Lifetime
- 1986-12-01 EP EP86116679A patent/EP0226887B1/de not_active Expired - Lifetime
- 1986-12-01 AT AT86116679T patent/ATE57579T1/de active
-
1989
- 1989-02-03 US US07/307,198 patent/US4947105A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4947105A (en) | 1990-08-07 |
| EP0226887A1 (de) | 1987-07-01 |
| JPH0580992B2 (ja) | 1993-11-11 |
| DE3674990D1 (de) | 1990-11-22 |
| EP0226887B1 (de) | 1990-10-17 |
| ATE57579T1 (de) | 1990-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940008286B1 (ko) | 내부전원발생회로 | |
| EP0364925A1 (en) | Semiconductor integrated circuit having i/o terminals allowing independent connection test | |
| US6677775B2 (en) | Circuit testing device using a driver to perform electronics testing | |
| US5233496A (en) | Electronic equipment incorporating an integrated btl circuit | |
| JPH0580992B2 (ja) | ||
| KR960701373A (ko) | 풀링 저항이 제공된 접속부의 테스트 장치(Device for testing connections provided with pulling resistors) | |
| JP4315228B2 (ja) | 半導体集積回路装置 | |
| JP2612213B2 (ja) | Ｉｃ試験装置 | |
| JP4593791B2 (ja) | 自動検査装置用の直列スイッチドライバ構造 | |
| US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
| JP4042510B2 (ja) | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 | |
| JPS5820942Y2 (ja) | 電源試験用負荷装置 | |
| JP2000311499A (ja) | 半導体メモリ装置 | |
| JPS6281119A (ja) | 半導体集積回路装置 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
| JP2960247B2 (ja) | 集積回路 | |
| KR100474986B1 (ko) | 반도체장치 | |
| JPH03279882A (ja) | 半導体集積回路 | |
| JP3605237B2 (ja) | モニタ出力回路 | |
| JP2962051B2 (ja) | 半導体集積回路装置 | |
| KR20040025189A (ko) | 고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터장치 | |
| JPH04203989A (ja) | 半導体集積回路装置 | |
| JPH0511015A (ja) | 半導体集積回路のテスト回路 | |
| JPH06265601A (ja) | 半導体装置 | |
| JPH01166552A (ja) | 半導体集積回路 |