JPS5853775A - Ｉｃメモリ試験方法 - Google Patents

Ｉｃメモリ試験方法

Info

Publication number
JPS5853775A
JPS5853775A JP56151439A JP15143981A JPS5853775A JP S5853775 A JPS5853775 A JP S5853775A JP 56151439 A JP56151439 A JP 56151439A JP 15143981 A JP15143981 A JP 15143981A JP S5853775 A JPS5853775 A JP S5853775A
Authority
JP
Japan
Prior art keywords
voltage
information
written
memory
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56151439A
Other languages
English (en)
Other versions
JPH0355920B2 (ja
Inventor
Giichi Oe
大江　義一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56151439A priority Critical patent/JPS5853775A/ja
Priority to DE8282305063T priority patent/DE3278681D1/de
Priority to EP82305063A priority patent/EP0076124B1/en
Priority to US06/423,645 priority patent/US4553225A/en
Publication of JPS5853775A publication Critical patent/JPS5853775A/ja
Publication of JPH0355920B2 publication Critical patent/JPH0355920B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＸＣメモリ試験方法に関し、さらに―しくａ４
１ＫＲＡＭ　（Ｒａ＆Ｉｉｅｍム＠＠＠ＩＩ　Ｍｅｍｏ
ｒｙ）などの各メ峰リセルの試験方法ＫＩＮするもＯで
ある。
第１図は本Ｒ１ｉにかかる試験方法の対象となる牛導体
記憶装置のｓｇの一例を示す図であル、行列に複数Ｏメ
モリセルＭＣＩＩ　ａ　ＭＣＩＩ　’−が配列されてい
る。　ＷＤＩ　、ＶＤ、　−４行を選択する行選択手段
、Ｂｔ　、＋ｓ農　、訂Ｈａ　ＩＴＩｇ　＝は列を選択
する列選択手Ｒ，テＬｔ　　＃　’ｆｌＢｏ　　＃　Ｔ
Ｒ５ｓ　　ｅ　ＴＲ５ｓ　＝は各列に設けられ、記憶セ
ルＭＣｕ　ｅｋＥｌ、の情報を貌出す九めＯＩ！出し用
トランジスタであシ、とのトランジスＺ＃ｉｔ良記憶セ
ル”Ｃ１ｌ　＃　ＭＣＩＩへの情報の書込みに％使用さ
れる。績鴨社貌出し書込み１路である。記憶セルＭＣ１
１＊　’Ｃ１ｌはよく知られているようにマルチェ々ツ
タトランジスタＴＣＩ、？Ｃ’、によシフすｖｆ７Ｈｖ
ｆｌｉ回路構成とされている。工ｉ　ｖ　Ｉ　ＴＣｌｌ
　６丁ＣＤは情報保持用電流源に接続され、工ｔｙ−丁
Ｃｌｌ５丁Ｃ１１はビット線”１１　　＊ｌ１１１に接
続されている。
こＯｋＰ導体記憶装置装置作は概略以下のようであゐ。
行選択手１つ！１列選択手段３１を選択することによ〉
、記憶セルＭｅｌ、が選択される。今記憶竜ルＭｌ’ｕ
ａ）ｊンジスタＴＣ，がオン、ＴＣ，がオフである場合
を考えると、エヤνりＴＣＩ、から保持電流源に流れて
いた電流が工５ツタＴＣ口からビット線Ｂｌｌに切換る
。続出し用トランジスタ丁１１とトランジスタ丁ｃｌの
１建ＶりτＣ１ｌ及び続出し用トランジスタｉＲ■とト
ランジスタＴＣ，のエヤツＩ　ＴＣ，。
はそれぞれエミッタ納会されてお〕、電流スイツチとし
て働らくため、ビット線Ｂ１ｇＫはトランジスタＴＣ，
の工さツメＴＣＩからの電流が、ビット線Ｂ１．には絖
出し用ト２ンジＸ／丁Ｉ１１．４りエヤνりから０電Ｉ
Ｉｌが流れる。従って読出し用トランシスＩ丁Ｒ１ｔの
コレクタは高レベル、テＲ１，のコレタタ祉低レベルと
なシ、記憶セルＭｅｌｔＯ情報が胱出し書込み駒路四℃
によル読出される。
＠１図に示す半導体装置１は第２図に示すごとくアドレ
スバッファアンドＴ；−〆２、ワードドライバー３およ
び出力回路４０外１１１１１１ＫＩＩ絖畜れ外部電源電
圧Ｖ□によって駆動される。
とζろで従来かかる半導体装置Ｏメ篭すセルＯ不安定な
素子をＩＣＣメソ試験はその素子Ｏ最大。
最小動作眼界電源電圧から推定する方法を行なってい九
・かかるＲＡＭ　Ｏ場合正親動作電圧紘通常−ａ、＊Ｖ
″ＣあってそＯ許容範ａｄ±５−であるからこれによっ
て最大および最小動作課外電圧を印加してこれによって
ＸＣＣメツの内容に破壊を佑じないかどうか確認して％
Ａ九。しかしζｏ７Ｆ妹でｘＣメ４シＯ試験を行なうと
周辺回路例えばデコーダ、ドライバー、出力回路等がま
ず始めに動作　　　−しなくなった鳩舎ヒれ以上電圧を
変化させて試験を行なえずｔえそ０３１作電圧で書だ動
作していゐメ七り七ルＯ！ＩＩＪ作際界（保持員界）を
知るととかで童なかつえ、し九がってメモリセル０中に
保持−昇電圧の悪い、すなわちマージンの十分でないセ
ルが會壕れていえ場合これを見出すことが不可能であ５
え。
本発−０ＩＩ釣はメ４ｖセルの最小情報保持課外電圧を
知る仁とから通電試験で紘見つからず装置レベルでは間
欠陣書に曽びり（と思われる不安定なセルマージンを持
り素子を審１且り効果的に発見てきるＩＣメモリ試験方
法を提供するヒとにある。
本発明によればＩＣＣメツを通常動作電源電圧下で一定
情報（例えばオール＠０＃、オール″″１つを書込み書
込まれえ情報を続出し確認を行ない、ついで電源電圧を
下げて一定時間経過後前記通常動作電源電圧に戻し始め
に書込んだ情報と一款しているかを確認し、始めに書込
んだ情報と一款している場合に紘さらに前闘Ｏ電圧よ〕
下げえ電圧で餉１と同様な操作を行ない、始めに書込ん
だ情報と一歇している場合は前記操作を繰返し、書込ん
だ情報の保持できる最小情報保持課外電圧を見出す仁と
を特徴とするＩＣメモリ試験方法が提案される。
以下本発明にかかるＩＣメモリ試験方法の笑論例につい
て詳細Ｋｌ！明する。
第３図はＩＣメモリＯ通當動作電源電！Ｅｖ、ｌ、（Ｈ
ｏ＊）　（例えば−５，２Ｖ）と最大動作限昇電圧ｖｍ
ｌ　（ｊ４ＡＸ）と最小動作−昇電圧’＋ｓｍ’（ｔ４
’ｌ’Ｍ）とＩＣメモリの最小情報保持−昇ＡＩ＠Ｄと
１２）４１１１１係を示し、同１１においてＶ、はマー
ジンＯ不充分なセルの情報保持ｖｋＩＩｇ−電圧を示す
。
本発明は前記−一ジンの不充分ｔｋ−にルＯ情報保持隈
界電圧ｖｌを容ａＫ且つ効果的に見つけることがで亀る
ＩＣＣメツＯ試験方法であって異体的に社次Ｏ第４図に
示すごときステップにおいて行なわれる。
先ず始めに第４１１に示すごとく通常動作電圧’ｍ１ｃ
Ｎ’ｄＫ）すなわち点伽）において一定情報（例えばオ
ール＠ｏ’を九はオール“ｌ”）を書込拳その書込まれ
た情報を続出して確認を行なう命っぎに動作電圧を下け
て制定時間後通常動作電圧すなわち第４図における点（
ｂ）Ｋ戻し始めに書自込んだ情報と一歇しているか否か
確認する・−歇している場会紘さらに曽ａの電圧よ〕さ
らに低い電圧ｔて動作電圧を下けて制定時間後通常動作
電圧すな繰）返して書１込んだ情報が保持で寝る眼界と
しての最小情報保持ＩＮ界電圧を見つける。こＯ電圧か
らあらかじめ調査して確認している正常セルを有する最
小情報保持限界電圧と比較することによシ容易に不安定
セルをもつ素子を発見することができる。最小情報保持
限界電圧の不良な素子社セルｉ−ジンが狭いため一般的
に云われている装置レベルの間欠障害（Ｓ＠ｆｔ鳶ｒｒ
＠ｒ）に結びつくと考えられているものである。
以上説明し九本発明にかかるＩＣメ叱り試験方法におい
て発見できる不良素子は従来の方法の最大、最小電源電
圧動作限界値では嵐晶素子と比較すると大差はなく分類
するの祉因難であった。
なお以上の説−において紘第１図Ｏ１１ＡＭを例にとっ
て説明したが本発ｖ４Ｋかかる方法はこれＥｌｌ定され
るものではなくすべてＩＣメそりの試験方法に適用され
ることは勿論である・
【図面の簡単な説明】
第ｉｌｌおよび第２８は本発−にかかる方法Ｏ適用され
るＲＡＭ半導体記憶装置の一例Ｏｆ　ａ　ｖ　Ｉ　ｍ　
ｓ第３図はＩＣメ毫ｙｏ通當動作電圧、最大、最小動作
限界電圧および最小情報保持限界電圧１１１１０相互関
係を示す図、第４１１＃ｉ本発１１１ｃ−ｉＰか為ＩＣ
Ｃメツ試験方法のステｙｆを示す閣である。 図においてＶ□が電源電圧＃　ｖｍｍ＜’Ｎ６Ｋ）が通
常電圧、Ｖ□ｊ’ｓＡ幻・が最大動作限界電圧＊　ｖ＋
ｓｍ’（＊＋ｓ）が最小動作限界電圧、Ｄが最小情報保
持限界電圧範囲である・ 特許出願人 富士通株式会社 特許出願代理人 弁理士　青　木　　　　網 弁理士　酉　舘　和　之 弁理士　内　１）幸　男 弁理士　山　　口　昭　之 第１図 々ｗｉ 第３図 （−５，２Ｖ） 第４図

Claims (1)

    【特許請求の範囲】
  1. １Ｃメ（りを通常動作電極電圧下で一定情報（例えばオ
    ール１０”、オール＠１１）を書込み書込まれえ情報を
    続出し確認を行ない、ついで電源電圧を下げて制定時間
    経遥畿前記通常動作装置電圧に戻し始めに書込んだ情報
    と一致しているかを確認し、始めに書込んだ情報と一致
    している場合にはさらに前ＩｔＯ電圧よ勤王＃／ｆえ電
    圧で＃副と同様な操作を行ない、始めに書込んだ情報と
    一致している場合祉前記操作を繰返し、書込んだ情報の
    保持できる最小情報保持限界電圧を見出すととを特徴と
    するＩＣメモリ試験方法。
JP56151439A 1981-09-26 1981-09-26 Ｉｃメモリ試験方法 Granted JPS5853775A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56151439A JPS5853775A (ja) 1981-09-26 1981-09-26 Ｉｃメモリ試験方法
DE8282305063T DE3278681D1 (en) 1981-09-26 1982-09-24 Method of testing ic memories
EP82305063A EP0076124B1 (en) 1981-09-26 1982-09-24 Method of testing ic memories
US06/423,645 US4553225A (en) 1981-09-26 1982-09-27 Method of testing IC memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56151439A JPS5853775A (ja) 1981-09-26 1981-09-26 Ｉｃメモリ試験方法

Publications (2)

Publication Number Publication Date
JPS5853775A true JPS5853775A (ja) 1983-03-30
JPH0355920B2 JPH0355920B2 (ja) 1991-08-26

Family

ID=15518627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56151439A Granted JPS5853775A (ja) 1981-09-26 1981-09-26 Ｉｃメモリ試験方法

Country Status (4)

Country Link
US (1) US4553225A (ja)
EP (1) EP0076124B1 (ja)
JP (1) JPS5853775A (ja)
DE (1) DE3278681D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147899A (ja) * 1982-02-27 1983-09-02 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリの測定方法
JPH08147997A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体記憶装置の試験方法
JP2006329814A (ja) * 2005-05-26 2006-12-07 Denso Corp ボード上に実装された回路の検査方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751636A (en) * 1981-03-09 1988-06-14 General Signal Corp. Memory management method and apparatus for initializing and/or clearing R/W storage areas
JPS6048545A (ja) * 1983-08-26 1985-03-16 Nec Corp マイクロコンピユ−タ
US4654849B1 (en) * 1984-08-31 1999-06-22 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
US5155701A (en) * 1985-02-08 1992-10-13 Hitachi, Ltd. Semiconductor integrated circuit device and method of testing the same
US4719418A (en) * 1985-02-19 1988-01-12 International Business Machines Corporation Defect leakage screen system
DE3572244D1 (en) * 1985-03-29 1989-09-14 Ibm Deutschland Stability testing of semiconductor memories
EP0198935A1 (de) * 1985-04-23 1986-10-29 Deutsche ITT Industries GmbH Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz
JPS6238600A (ja) * 1985-08-14 1987-02-19 Fujitsu Ltd 半導体記憶装置
US4680762A (en) * 1985-10-17 1987-07-14 Inmos Corporation Method and apparatus for locating soft cells in a ram
DE3674990D1 (de) * 1985-12-03 1990-11-22 Siemens Ag Verfahren und schaltungsanordnung zur pruefung von integrierten schaltungen.
US4712213A (en) * 1985-12-11 1987-12-08 Northern Telecom Limited Flip status line
JPS62141699A (ja) * 1985-12-16 1987-06-25 Matsushita Electric Ind Co Ltd 半導体メモリ装置の検査方法
IT1201837B (it) * 1986-07-22 1989-02-02 Sgs Microelettronica Spa Sistema per la verifica della funzionalita' e delle caratteristiche di dispositivi a semiconduttore di tipo eprom durante il "burn-in"
US5223792A (en) * 1986-09-19 1993-06-29 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
US5341092A (en) * 1986-09-19 1994-08-23 Actel Corporation Testability architecture and techniques for programmable interconnect architecture
JPH0799627B2 (ja) * 1987-01-23 1995-10-25 松下電器産業株式会社 半導体メモリの書き込み読み出し回路
JPH0715799B2 (ja) * 1987-06-30 1995-02-22 日本電気株式会社 半導体記憶装置
US4779043A (en) * 1987-08-26 1988-10-18 Hewlett-Packard Company Reversed IC test device and method
JPH01100788A (ja) * 1987-10-13 1989-04-19 Hitachi Ltd 半導体集積回路装置
US4903265A (en) * 1987-11-12 1990-02-20 Motorola, Inc. Method and apparatus for post-packaging testing of one-time programmable memories
FR2623653B1 (fr) * 1987-11-24 1992-10-23 Sgs Thomson Microelectronics Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant
US4965799A (en) * 1988-08-05 1990-10-23 Microcomputer Doctors, Inc. Method and apparatus for testing integrated circuit memories
US5023874A (en) * 1989-02-23 1991-06-11 Texas Instruments Incorporated Screening logic circuits for preferred states
US5218705A (en) * 1989-04-17 1993-06-08 Motorola, Inc. Pager receiver with selective operating voltage and reduced power consumption
US5086501A (en) * 1989-04-17 1992-02-04 Motorola, Inc. Computing system with selective operating voltage and bus speed
JPH0346193A (ja) * 1989-07-13 1991-02-27 Mitsubishi Electric Corp スタティック型半導体記憶装置
JPH0346188A (ja) * 1989-07-13 1991-02-27 Mitsubishi Electric Corp 半導体記憶回路
US5675544A (en) * 1990-06-25 1997-10-07 Texas Instruments Incorporated Method and apparatus for parallel testing of memory circuits
US5528600A (en) * 1991-01-28 1996-06-18 Actel Corporation Testability circuits for logic arrays
US5265099A (en) * 1991-02-28 1993-11-23 Feinstein David Y Method for heating dynamic memory units whereby
US5457695A (en) * 1992-02-27 1995-10-10 Texas Instruments Incorporated Method and system for screening logic circuits
US5313430A (en) * 1992-12-09 1994-05-17 International Business Machines Corporation Power down circuit for testing memory arrays
US5533196A (en) * 1994-01-31 1996-07-02 Intel Corporation Method and apparatus for testing for a sufficient write voltage level during power up of a SRAM array
US5925142A (en) 1995-10-06 1999-07-20 Micron Technology, Inc. Self-test RAM using external synchronous clock
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
US5956280A (en) * 1998-03-02 1999-09-21 Tanisys Technology, Inc. Contact test method and system for memory testers
US6167544A (en) * 1998-08-19 2000-12-26 Stmicroelectronics, Inc. Method and apparatus for testing dynamic random access memory
US6883113B2 (en) * 2002-04-18 2005-04-19 Bae Systems Information And Electronic Systems Integration, Inc. System and method for temporally isolating environmentally sensitive integrated circuit faults
US20040187050A1 (en) * 2003-03-19 2004-09-23 Baumann Robert Christopher Test structure and method for accurate determination of soft error of logic components
US6914447B2 (en) * 2003-04-23 2005-07-05 Texas Instruments Incorporated High activity, spatially distributed radiation source for accurately simulating semiconductor device radiation environments
US11894072B2 (en) * 2022-04-20 2024-02-06 Sandisk Technologies Llc Two-side staircase pre-charge in sub-block mode of three-tier non-volatile memory architecture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57164499A (en) * 1981-04-03 1982-10-09 Hitachi Ltd Testing method of ic memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916306A (en) * 1973-09-06 1975-10-28 Ibm Method and apparatus for testing high circuit density devices
JPS5841592B2 (ja) * 1978-06-12 1983-09-13 株式会社日立製作所 磁気バブルメモリの試験方法
US4253059A (en) * 1979-05-14 1981-02-24 Fairchild Camera & Instrument Corp. EPROM Reliability test circuit
JPS55160400A (en) * 1979-05-31 1980-12-13 Mitsubishi Electric Corp Aging method of random access memory
DE2949490C2 (de) * 1979-12-08 1983-04-07 Deutsche Fernsprecher Gesellschaft Mbh Marburg, 3550 Marburg Verfahren zur Überwachung der Versorgungsspannung eines Speichers
US4335457A (en) * 1980-08-08 1982-06-15 Fairchild Camera & Instrument Corp. Method for semiconductor memory testing
WO1982000896A1 (en) * 1980-09-08 1982-03-18 Proebsting R Go/no go margin test circuit for semiconductor memory
US4418403A (en) * 1981-02-02 1983-11-29 Mostek Corporation Semiconductor memory cell margin test circuit
WO1982002792A1 (en) * 1981-02-02 1982-08-19 Otoole James E Semiconductor memory cell margin test circuit
JPS57167196A (en) * 1981-04-06 1982-10-14 Nec Corp Memory circuit
US4503538A (en) * 1981-09-04 1985-03-05 Robert Bosch Gmbh Method and system to recognize change in the storage characteristics of a programmable memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57164499A (en) * 1981-04-03 1982-10-09 Hitachi Ltd Testing method of ic memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147899A (ja) * 1982-02-27 1983-09-02 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリの測定方法
JPH08147997A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体記憶装置の試験方法
JP2006329814A (ja) * 2005-05-26 2006-12-07 Denso Corp ボード上に実装された回路の検査方法

Also Published As

Publication number Publication date
EP0076124B1 (en) 1988-06-15
DE3278681D1 (en) 1988-07-21
EP0076124A3 (en) 1986-01-08
US4553225A (en) 1985-11-12
JPH0355920B2 (ja) 1991-08-26
EP0076124A2 (en) 1983-04-06

Similar Documents

Publication Publication Date Title
JPS5853775A (ja) Ｉｃメモリ試験方法
EP0565079A1 (en) Semiconductor device including voltage stress test shunting circuit
US20110205787A1 (en) Dual-rail sram with independent read and write ports
US6505266B1 (en) Method and apparatus for a mix signal module
JPS5813519Y2 (ja) 半導体記憶装置
KR950011727B1 (ko) 반도체 기억장치
JP3903532B2 (ja) 半導体記憶装置
US20200302997A1 (en) Pre-charge circuit of sram controller and pre-charging method thereof
US5909403A (en) Memory driving apparatus
JPS5891600A (ja) メモリ回路
JPS6138160Y2 (ja)
JP3022792B2 (ja) 半導体集積回路装置
JPS5956289A (ja) 半導体メモリ
JPS61224197A (ja) 半導体記憶装置
JPS63257990A (ja) シリアルアクセスメモリ
JP2950625B2 (ja) 不揮発性メモリセルへの電圧供給回路
JPH0427000A (ja) 半導体メモリ
JPS6149758B2 (ja)
JPS5880190A (ja) ダイナミック読取基準電圧発生器
JPS60154393A (ja) 半導体記憶装置
JPS61117796A (ja) 半導体記憶装置
JPS628876B2 (ja)
JPS62141697A (ja) バイポーラ・メモリセル用書込み回路
JPH0729368A (ja) 半導体記憶装置
JPH0793984A (ja) 半導体記憶装置