JPS62134962A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62134962A JPS62134962A JP60275405A JP27540585A JPS62134962A JP S62134962 A JPS62134962 A JP S62134962A JP 60275405 A JP60275405 A JP 60275405A JP 27540585 A JP27540585 A JP 27540585A JP S62134962 A JPS62134962 A JP S62134962A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- rectifier
- regions
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係わり、特に、単一の半導体基板
に全波整流プリクジ回路を集積した半導体装置に関する
。
に全波整流プリクジ回路を集積した半導体装置に関する
。
第４図は、従来の全波整流ブリッジ回路を示す図であり
、このブリッジ回路は回路基板上で４つの整流ダイオー
ド１００，２００，３００，４００とバイパスダイオー
ド５００と抵抗６００とを配線して構成されている。こ
れら整流ダイオード１００乃至４００とバイパスダイオ
ード５００とは、いずれも個別半導体素子が使用されて
いる。
、このブリッジ回路は回路基板上で４つの整流ダイオー
ド１００，２００，３００，４００とバイパスダイオー
ド５００と抵抗６００とを配線して構成されている。こ
れら整流ダイオード１００乃至４００とバイパスダイオ
ード５００とは、いずれも個別半導体素子が使用されて
いる。
しかしながら、上記従来の全波整流ブリッジ回路忙あっ
ては、回路を構成するダイオードとして個別半導体素子
を使用していたので、回路基板を必要としており、実装
空間が大きくなるという問題点があったうえ、回路基板
の配線、ダイオード等の取付けに時間を要し、加えて、
取付は間違いによる不良品が発生するという問題点もあ
った。
ては、回路を構成するダイオードとして個別半導体素子
を使用していたので、回路基板を必要としており、実装
空間が大きくなるという問題点があったうえ、回路基板
の配線、ダイオード等の取付けに時間を要し、加えて、
取付は間違いによる不良品が発生するという問題点もあ
った。
本発明は上記従来の問題点に着目してなされたものであ
り、単一の半導体基板表面部の複数領域に不純物を導入
して前記半導体基板と共に複数の整流素子を形成し、前
記複数領域の表面部に不純物を導入して複数の整流素子
をそれぞれ形成し、前記複数の整流素子を前記半導体基
板の表面に形成された絶縁膜上を延在する導体層を介し
て配線し全波整流ブリッジ回路を構成したことを特徴と
する。
り、単一の半導体基板表面部の複数領域に不純物を導入
して前記半導体基板と共に複数の整流素子を形成し、前
記複数領域の表面部に不純物を導入して複数の整流素子
をそれぞれ形成し、前記複数の整流素子を前記半導体基
板の表面に形成された絶縁膜上を延在する導体層を介し
て配線し全波整流ブリッジ回路を構成したことを特徴と
する。
第１図、第２図および第３図は、本発明の一実施例を示
す図であり、構成をまず説明すると、Ｐ型の半導体基板
ｌの表面部には、Ｎ型の不純物領域２．３．４ が形
成されており、Ｎ型の各不純物領域２，４０表面部には
Ｐ型の不純物領域５，６が形成されている。Ｐ型の各不
純物領域５，６の表面部には再びＮ型の不純物が導入さ
れてＮ型の不純物領域７，８が形成されている。半導体
基板１とＮ型の不純物層２，４とで整流ダイオード３０
０．４００を構成しており、半導体基板１とＮ型の不純
物層３とでバイパスダイオード５００を構成している。
す図であり、構成をまず説明すると、Ｐ型の半導体基板
ｌの表面部には、Ｎ型の不純物領域２．３．４ が形
成されており、Ｎ型の各不純物領域２，４０表面部には
Ｐ型の不純物領域５，６が形成されている。Ｐ型の各不
純物領域５，６の表面部には再びＮ型の不純物が導入さ
れてＮ型の不純物領域７，８が形成されている。半導体
基板１とＮ型の不純物層２，４とで整流ダイオード３０
０．４００を構成しており、半導体基板１とＮ型の不純
物層３とでバイパスダイオード５００を構成している。
一方、Ｐ型の不純物領域５，６とＮ型の不純物領域７，
８とは整流ダイオード１００゜２００を構成している。
８とは整流ダイオード１００゜２００を構成している。
半導体基板１の表面は絶縁膜２０で被われており、絶縁
膜２０に穿設されたコンタクトホールを介して不純物領
域２，５には一方の交流配線３０が、不純物領域４，６
には他方の交流配線４０がそれぞれ接続されている。
膜２０に穿設されたコンタクトホールを介して不純物領
域２，５には一方の交流配線３０が、不純物領域４，６
には他方の交流配線４０がそれぞれ接続されている。
また、不純物領域３．７．８ ＩＣは一方の直流配嶽５
０が、半導体基板ｌの裏面には他方の直流配線６０がそ
れぞれ接続している。したがって、第１図、第２図に示
されている半導体装置には、第３図に示されている全波
整流ブリッジ回路が集積されることになり、交流配線３
０．４０ を介して印加される交流ＩＩ流は整流され
直流配線５０．６０に出力されることになる。
０が、半導体基板ｌの裏面には他方の直流配線６０がそ
れぞれ接続している。したがって、第１図、第２図に示
されている半導体装置には、第３図に示されている全波
整流ブリッジ回路が集積されることになり、交流配線３
０．４０ を介して印加される交流ＩＩ流は整流され
直流配線５０．６０に出力されることになる。
なお、不純物領域７，８内にさらにＰ型、Ｎ型、Ｐ型、
Ｎ型の不純物層をそれぞれ形成すれば、第５図に示され
ているように、サイリスタ１１０゜２１０．３１０，４
１０．を整流素子とした整流回路を構成することもでき
る。
Ｎ型の不純物層をそれぞれ形成すれば、第５図に示され
ているように、サイリスタ１１０゜２１０．３１０，４
１０．を整流素子とした整流回路を構成することもでき
る。
以上説明してきたように、本発明によれば、単一の半導
体基板に整流素子を集積して整流回路を構成したので、
実装空間の小さい整流回路を構成することができ、しか
も組立時間の短かく誤配線の恐れのない整流回路が得ら
れるという効果も得られる。
体基板に整流素子を集積して整流回路を構成したので、
実装空間の小さい整流回路を構成することができ、しか
も組立時間の短かく誤配線の恐れのない整流回路が得ら
れるという効果も得られる。
第１図は本発明の一実施例を示す断面図、？Ｉ′Ｊ２図
は一実施例の平面図、第３図は一実施例の等価回路図、
第４図は従来例の等価回路図、第５図は他の実施例の等
価回路図である。 ｌ・・・・・・半導体基板、２０・・・・・・絶縁膜、
１００゜２００．３００，４００ ・・・・・・整流素
子。
は一実施例の平面図、第３図は一実施例の等価回路図、
第４図は従来例の等価回路図、第５図は他の実施例の等
価回路図である。 ｌ・・・・・・半導体基板、２０・・・・・・絶縁膜、
１００゜２００．３００，４００ ・・・・・・整流素
子。
Claims (1)
- 単一の半導体基板表面部の複数領域に不純物を導入して
前記半導体基板と共に複数の整流素子を形成し、前記複
数領域の表面部に不純物を導入して複数の整流素子をそ
れぞれ形成し、前記複数の整流素子を前記半導体基板の
表面に形成された絶縁膜上を延在する導体層を介して配
線し全波整流ブリッジ回路を構成したことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275405A JPS62134962A (ja) | 1985-12-06 | 1985-12-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60275405A JPS62134962A (ja) | 1985-12-06 | 1985-12-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134962A true JPS62134962A (ja) | 1987-06-18 |
Family
ID=17555036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60275405A Pending JPS62134962A (ja) | 1985-12-06 | 1985-12-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62134962A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753006A1 (fr) * | 1996-08-27 | 1998-03-06 | Sgs Thomson Microelectronics | Pont redresseur protege monolithique |
-
1985
- 1985-12-06 JP JP60275405A patent/JPS62134962A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2753006A1 (fr) * | 1996-08-27 | 1998-03-06 | Sgs Thomson Microelectronics | Pont redresseur protege monolithique |
| EP0827204A3 (fr) * | 1996-08-27 | 2000-04-05 | STMicroelectronics S.A. | Pont redresseur protégé monolithique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748538A (en) | Semiconductor module | |
| KR920008789A (ko) | 반도체 정류장치와 그것을 이용하여 만든 전파 정류기 | |
| JPS62104056A (ja) | 半導体部品の実装構造 | |
| US4797723A (en) | Stacked semiconductor device | |
| JPS62134962A (ja) | 半導体装置 | |
| JPS6220707B2 (ja) | ||
| JPH01123440A (ja) | 半導体装置 | |
| JPS596154Y2 (ja) | 整流装置 | |
| JPH069208B2 (ja) | 半導体装置 | |
| JPS60943U (ja) | 集積回路装置 | |
| JP2680869B2 (ja) | 半導体装置 | |
| JPH01114068A (ja) | 半導体装置 | |
| JPS6041736Y2 (ja) | 等倍イメ−ジセンサ | |
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JPH0588547B2 (ja) | ||
| JPH0110937Y2 (ja) | ||
| JPS61150262A (ja) | 入力保護抵抗 | |
| JPS60120542A (ja) | 半導体装置 | |
| JPH0693489B2 (ja) | トランジスタ装置の製造方法 | |
| JPH0430541A (ja) | 半導体装置 | |
| JPS63115365A (ja) | 半導体集積回路のラツチアツプ防止回路 | |
| JPS5931051A (ja) | 高耐圧半導体装置 | |
| JPH0546977B2 (ja) | ||
| JPH01114064A (ja) | 集積回路 | |
| JPH04208072A (ja) | 全波整流回路の半導体構造 |