JPS62143052A - マスク - Google Patents
マスクInfo
- Publication number
- JPS62143052A JPS62143052A JP60282873A JP28287385A JPS62143052A JP S62143052 A JPS62143052 A JP S62143052A JP 60282873 A JP60282873 A JP 60282873A JP 28287385 A JP28287385 A JP 28287385A JP S62143052 A JPS62143052 A JP S62143052A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- resist film
- resist
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野〕
本発明は、半導体装置の製造に使用されるマスクに適用
して有効な技術に関する。なお、ここにいうマスクには
、縮小露光に用いるいわゆるレチクルも含まれるもので
ある。
して有効な技術に関する。なお、ここにいうマスクには
、縮小露光に用いるいわゆるレチクルも含まれるもので
ある。
半導体装置の製造工程のうち、いわゆるウェハ工程にお
いては、シリコン（Ｓｉ）等の半導体基板への回路素子
の形成や、該回路素子の導通をとるための配線の形成等
のためにマスクが使用される。
いては、シリコン（Ｓｉ）等の半導体基板への回路素子
の形成や、該回路素子の導通をとるための配線の形成等
のためにマスクが使用される。
上記マスクは、一般に石英ガラス等の透明基板にクロム
（Ｃｒ）等の遮光膜を所定のパターンで被着して形成さ
れている。
（Ｃｒ）等の遮光膜を所定のパターンで被着して形成さ
れている。
ところで、半４体ウェハには電極または配線等が幾重に
も積層して形成されていることが多く、このような半導
体ウェハの表面は一般にその高さが一様でない。
も積層して形成されていることが多く、このような半導
体ウェハの表面は一般にその高さが一様でない。
上記のように表面に高低が存在する半導体ウェハについ
て、その表面にさらに配線等を形成する場合には、該表
面にレジスト膜を被着形成し、該レジスト膜にマスクパ
ターンを転写することが行われる。
て、その表面にさらに配線等を形成する場合には、該表
面にレジスト膜を被着形成し、該レジスト膜にマスクパ
ターンを転写することが行われる。
ところが、半導体ウェハの表面に高低があると必然的に
レジスト膜にも高低が生しる。そのため、マスクパター
ンからレジスト膜の表面までの距離が場所により異なる
ことになる。したがって、レジスト膜の表面が平坦であ
ると仮定して直線状にマスクパターンが形成されている
通常のマスクを用いる場合には、そのパターンの巾が一
定であっても光の回折現象によりレジスト膜に露光され
るパターン１１は場所によって広狭が生じることになる
。その結果、配線に断線またはショートが生じる場合も
あり、その信頼性において問題があることが本発明者に
より見い出された。
レジスト膜にも高低が生しる。そのため、マスクパター
ンからレジスト膜の表面までの距離が場所により異なる
ことになる。したがって、レジスト膜の表面が平坦であ
ると仮定して直線状にマスクパターンが形成されている
通常のマスクを用いる場合には、そのパターンの巾が一
定であっても光の回折現象によりレジスト膜に露光され
るパターン１１は場所によって広狭が生じることになる
。その結果、配線に断線またはショートが生じる場合も
あり、その信頼性において問題があることが本発明者に
より見い出された。
なお、マスクついては、株式会社工業調査会、昭和５７
年１１月１５日発行、「電子材料」１９８１年１１月号
別冊、Ｐ１０３以下に説明されている。
年１１月１５日発行、「電子材料」１９８１年１１月号
別冊、Ｐ１０３以下に説明されている。
本発明の目的は、半導体ウェハの表面に高低が存在する
場合でも、該表面に被着するレジスト膜に正確なパター
ンを転写できる技術を提供することにある。
場合でも、該表面に被着するレジスト膜に正確なパター
ンを転写できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体ウェハの表面に被着されたレジスト膜
の高低に対応させてマスクに形成するマスクパターン中
を縮小または拡張させることにより、該マスクを用いて
レジスト膜を露光し、次いで現像してレジストパターン
を形成する場合、レジスト膜の高低に起因して広狭変化
する露光中を補正することができることにより、実際の
レジストパターンを所定巾で正確に形成することができ
るものである。
の高低に対応させてマスクに形成するマスクパターン中
を縮小または拡張させることにより、該マスクを用いて
レジスト膜を露光し、次いで現像してレジストパターン
を形成する場合、レジスト膜の高低に起因して広狭変化
する露光中を補正することができることにより、実際の
レジストパターンを所定巾で正確に形成することができ
るものである。
第１図は本発明による一実施例であるマスクに形成され
たマスクパターンの一部を拡大して示す部分平面図であ
り、第２図は上記マスクパターンを露光する半導体ウェ
ハの表面状態の概略を示す拡大部分断面図である。また
、第３図は本実施例のマスクを示す概略断面図である。
たマスクパターンの一部を拡大して示す部分平面図であ
り、第２図は上記マスクパターンを露光する半導体ウェ
ハの表面状態の概略を示す拡大部分断面図である。また
、第３図は本実施例のマスクを示す概略断面図である。
本実施例のマスクは、ガラス等の透明基板１に所定形状
のクロム（Ｃｒ）等の遮光膜からなるマスクパターン２
が被着形成されたものである。このマスクは、第２図に
示すような半導体ウェハ３の表面に被着されているレジ
スト膜４を露光し、上記マスクパターンを転写してレジ
ストパターンを形成する際に用いるものである。形成さ
れたレジストパターンは、たとえば一定の巾のアルミニ
ウム等からなる配線を形成するために使用される。
のクロム（Ｃｒ）等の遮光膜からなるマスクパターン２
が被着形成されたものである。このマスクは、第２図に
示すような半導体ウェハ３の表面に被着されているレジ
スト膜４を露光し、上記マスクパターンを転写してレジ
ストパターンを形成する際に用いるものである。形成さ
れたレジストパターンは、たとえば一定の巾のアルミニ
ウム等からなる配線を形成するために使用される。
したがって、上記レジストパターンが正確に一定の巾で
形成されていない場合には配線自体も一定の巾で形成す
ることができないことになる。
形成されていない場合には配線自体も一定の巾で形成す
ることができないことになる。
ところで、レジスト膜４の露光は、半導体ウェハ３の上
方の所定の位置にマスクをセントし、さらにそのマスク
上方より光を照射することにより行う。したがって、レ
ジスト膜４の表面が平坦である場合は、マスクパターン
との間の距離が一定であるため、単に一定の巾のパター
ンを形成しておくだけで転写されるレジストパターンも
一定の巾で形成することができる。
方の所定の位置にマスクをセントし、さらにそのマスク
上方より光を照射することにより行う。したがって、レ
ジスト膜４の表面が平坦である場合は、マスクパターン
との間の距離が一定であるため、単に一定の巾のパター
ンを形成しておくだけで転写されるレジストパターンも
一定の巾で形成することができる。
ところが、第２図に示すように半導体ウェハ３の表面近
傍には多くの電極や配線５が二酸化ケイ素（ＳｉＯ□）
等からなる絶縁膜で電気的に隔離された状態で幾重にも
積層して形成されている。
傍には多くの電極や配線５が二酸化ケイ素（ＳｉＯ□）
等からなる絶縁膜で電気的に隔離された状態で幾重にも
積層して形成されている。
そのため、最上層に位置する絶縁膜６の表面は平坦では
なく、第２図に示すように高部と低部とが存在する。し
たがって、上記絶縁膜６の上に被着されるレジスト膜４
にも必然的に高部４ａおよび低部４ｂとが存在すること
になる。
なく、第２図に示すように高部と低部とが存在する。し
たがって、上記絶縁膜６の上に被着されるレジスト膜４
にも必然的に高部４ａおよび低部４ｂとが存在すること
になる。
そして、上記のようにレジスト膜４の表面に高低が存在
する場合には、マスクパターンとレジスト膜の表面まで
の距離が場所によってそれぞれ異なることになる。その
ため、一定の巾のマスクパターンを露光する場合には、
レジストパターンが高部４ａにおいては広く、また低部
４ｂにおいては狭く形成されることになる。これは、距
離が長いほど光の回折現象により露光面積が拡大するこ
とに起因すると解される。
する場合には、マスクパターンとレジスト膜の表面まで
の距離が場所によってそれぞれ異なることになる。その
ため、一定の巾のマスクパターンを露光する場合には、
レジストパターンが高部４ａにおいては広く、また低部
４ｂにおいては狭く形成されることになる。これは、距
離が長いほど光の回折現象により露光面積が拡大するこ
とに起因すると解される。
そこで、本実施例のマスクのように、適用されるレジス
ト膜４の表面の高さに応じて、高部４ａに対応するマス
クパターンには縮小部２ａ、低部４ｂに対応するそれに
は拡張部２ｂを形成し、その補正を行う。こうすること
により、実際に形成されるレジストパターンを所望の一
定の巾のパターンとして形成することができる。
ト膜４の表面の高さに応じて、高部４ａに対応するマス
クパターンには縮小部２ａ、低部４ｂに対応するそれに
は拡張部２ｂを形成し、その補正を行う。こうすること
により、実際に形成されるレジストパターンを所望の一
定の巾のパターンとして形成することができる。
以上説明した如＜、本実施例のマスクを用いることによ
り、半導体ウェハ３の表面の凹凸により該表面に被着さ
れるレジスト膜４の表面にもその影響が避けられず、そ
の表面に高低が生じる場合であっても、常に所望の正確
な寸法のパターンを形成することができるものである。
り、半導体ウェハ３の表面の凹凸により該表面に被着さ
れるレジスト膜４の表面にもその影響が避けられず、そ
の表面に高低が生じる場合であっても、常に所望の正確
な寸法のパターンを形成することができるものである。
したがって、上記レジストパターンを利用して配線等を
形成する場合には、断線や隣接する配線等との間にショ
ートを生じることを防止でき、信頼性の高い半導体装置
を製造できるものである。
形成する場合には、断線や隣接する配線等との間にショ
ートを生じることを防止でき、信頼性の高い半導体装置
を製造できるものである。
なお、本実施例のマスクの形成は、半導体ウェハ３の表
面の高さを実測し、あるいは理論的に算出することによ
り、半導体ウェハ３の全体についてその表面の高低の情
報を得、該情報に基づいてパターン設計することにより
達成できる。
面の高さを実測し、あるいは理論的に算出することによ
り、半導体ウェハ３の全体についてその表面の高低の情
報を得、該情報に基づいてパターン設計することにより
達成できる。
（１）、半導体ウェハの表面に被着されたレジスト膜の
高低に対応させて該マスクのパターン巾を縮小または拡
張させることにより、該マスクを用いてレジスト膜を露
光し、次いで現像してレジストパターンを形成する場合
、レジスト膜の高低に起因して広狭変化する露光中を補
正できることにより、レジストパターンを所定巾で正確
に形成することができる。
高低に対応させて該マスクのパターン巾を縮小または拡
張させることにより、該マスクを用いてレジスト膜を露
光し、次いで現像してレジストパターンを形成する場合
、レジスト膜の高低に起因して広狭変化する露光中を補
正できることにより、レジストパターンを所定巾で正確
に形成することができる。
（２）、前記（１１により、半導体ウェハ上に電極・配
線等を正確に形成できるので、ショート、断線等に起因
する電気的不良の発生を防止できる。
線等を正確に形成できるので、ショート、断線等に起因
する電気的不良の発生を防止できる。
（３）、前記（２）により、半導体の信頼性向上を達成
できる。
できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では明確な高部と低部が存在する半導
体ウェハに適用するものを示したが、それに限るもので
なく、微妙に変化する高低を考慮して連続的に巾が変化
するマスクパターンを形成するものであってもよいこと
はいうまでもない。
体ウェハに適用するものを示したが、それに限るもので
なく、微妙に変化する高低を考慮して連続的に巾が変化
するマスクパターンを形成するものであってもよいこと
はいうまでもない。
第１図は本発明による一実施例であるマスクに形成され
たマスクパターンの一部を拡大して示す部分平面図、 第２図は上記マスクパターンを露光する半導体ウェハの
表面状態の概略を示す拡大部分断面図、第３図は本実施
例のマスクを示す概略断面図である。 １・・・透明基板、２・・・マスクパターン、２ａ・・
・縮小部、２ｂ・・・拡張部、３・・・半導体ウェハ、
４・・・レジスト膜、４ａ・・・高部、４ｂ・・・低部
、５・・・配線、６・・・絶縁膜。 刈ッ′ 第１図 第 ２ 図 第 ３ 図
たマスクパターンの一部を拡大して示す部分平面図、 第２図は上記マスクパターンを露光する半導体ウェハの
表面状態の概略を示す拡大部分断面図、第３図は本実施
例のマスクを示す概略断面図である。 １・・・透明基板、２・・・マスクパターン、２ａ・・
・縮小部、２ｂ・・・拡張部、３・・・半導体ウェハ、
４・・・レジスト膜、４ａ・・・高部、４ｂ・・・低部
、５・・・配線、６・・・絶縁膜。 刈ッ′ 第１図 第 ２ 図 第 ３ 図
Claims (1)
- １、半導体ウェハに被着されたレジスト膜の高低に対応
してパターン巾が縮小または拡張形成されてなるマスク
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60282873A JPS62143052A (ja) | 1985-12-18 | 1985-12-18 | マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60282873A JPS62143052A (ja) | 1985-12-18 | 1985-12-18 | マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143052A true JPS62143052A (ja) | 1987-06-26 |
Family
ID=17658188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60282873A Pending JPS62143052A (ja) | 1985-12-18 | 1985-12-18 | マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143052A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0335238A (ja) * | 1989-06-30 | 1991-02-15 | Matsushita Electric Ind Co Ltd | マスクパターン検証方法 |
| JPH03186845A (ja) * | 1989-12-15 | 1991-08-14 | Mitsubishi Electric Corp | 半導体集積回路用フオトマスク |
| KR100535352B1 (ko) * | 1998-06-30 | 2006-03-31 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
-
1985
- 1985-12-18 JP JP60282873A patent/JPS62143052A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0335238A (ja) * | 1989-06-30 | 1991-02-15 | Matsushita Electric Ind Co Ltd | マスクパターン検証方法 |
| JPH03186845A (ja) * | 1989-12-15 | 1991-08-14 | Mitsubishi Electric Corp | 半導体集積回路用フオトマスク |
| KR100535352B1 (ko) * | 1998-06-30 | 2006-03-31 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0126621B1 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US6589385B2 (en) | Resist mask for measuring the accuracy of overlaid layers | |
| KR100190365B1 (ko) | 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| JPS62143052A (ja) | マスク | |
| CN1037881C (zh) | 形成半导体器件接触孔的方法 | |
| JP3115107B2 (ja) | レチクルとそのレチクルを用いた半導体装置およびその製造方法 | |
| JPS62102531A (ja) | エツチング方法 | |
| JP2666393B2 (ja) | 半導体装置 | |
| US20240210816A1 (en) | Method of forming a layout pattern and photomask | |
| JP2748029B2 (ja) | 位置合わせマーク作成方法 | |
| JP2666383B2 (ja) | 半導体装置 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JPH11184066A (ja) | フォトマスク及びコンタクトホール形成方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| KR100359250B1 (ko) | 보조박막을 이용한 오버레이 마진 확보 방법 | |
| KR970008265B1 (ko) | 반도체 소자 제조용 노광 마스크 | |
| JPS61148819A (ja) | マスク合わせパタ−ン構造 | |
| KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
| JP2762500B2 (ja) | 半導体装置 | |
| JPS63160330A (ja) | マスクアライメントの方法 | |
| KR0166488B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| JPH03142820A (ja) | 半導体装置の製造方法 | |
| JPH07111231A (ja) | 半導体装置およびその製造方法 | |
| JPH04151827A (ja) | パターン形成方法 |