JPS62143128A

JPS62143128A - 表示制御装置

Info

Publication number: JPS62143128A
Application number: JP60282745A
Authority: JP
Inventors: Kazuyasu Nagatomi; 永冨　和保
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-12-18
Filing date: 1985-12-18
Publication date: 1987-06-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、メモリ転送機能や描画機能を有し、マイクロ
命令により制御される表示制御装置に関するものである
。

（従来の技術）従来の表示制御装置としては、日経エレクトロニクス’
８５．７．２９号Ｐ１０２〜１０３に記載されている。

第５図は、従来の表示制御装置（ＭＮ８３５５内部構成
図のうち命令解釈実行部とラスク演算実行部）の構成を
示したものである。１０は命令解釈実行部、１１はホス
トプロセッサからの命令（コマンドまたはパラメータ）
を受信し格納するＦＩＦＯで、順次読み出される。　Ｐ
ＩＦＯＩＩに格納される命令のうちコマンドは命令レジ
スタ１２に転送される。１３は命令解釈部、１４は実行
すべくマイクロ命令のアドレスを示すマイクロ命令アド
レスレジスタ、１５は読出し専用制御記憶部で、コマン
ドを実行するためのマイクロ命令コード群で読み出し専
用である。１６は書換え可能制御記憶部で、読出し専用
制御記憶部１５同様にマイクロ命令コード群で書換えが
可能であり、外部バスを通じてプログラムをローディン
グすることができる。１７はマイクロ命令用スタックで
ある。１８はセレクタ、１９はマイクロ命令を解読実行
するマイクロ命令解読部である。２０はマイクロ命令解
読部１９の解読結果に従い内部バス、りイミング制御を
行なうバス制御タイミング制御部である。

３０はラスタ演算実行部である。３１はレジスタファイ
ル、３２はテンポラリ・レジスタ、３３は任意ビット数
のシフト演算を行なうバレルシフタ、３４は論理演算ユ
ニット（以下ＡＬＵと略す）、３５はカウンタ、３６は
カウンタ３５の減算回路（以下ＤＥＣと略す）。

３７はメモリデータ転送時のソースアドレスを示すソー
スアドレスレジスタであり、３８はソースアドレスレジ
スタの加減算器（以下ＩＮＣ／ＤＥＣと略す）、３９は
メモリデータ転送時のデータを格納する転送用データレ
ジスタ、４０は描画パターンを格納するパターンレジス
タで、描画コマンドが実行されると、１ビツト左シフト
循環（回転）される。４１はセレクタで転送用データレ
ジスタ３９の内容か、もしくはパターンレジスタ４０の
内容のどちらかが選択されるゆ４２はマイクロ命令が外
部バスをアクセスするときのアドレスを示すアドレスレ
ジスタ、４３はアドレスレジスタ４２の加減算器である
。４４はラスタ演算器で、外部バスにデータを書出す際
にラスタ演算（マスク処理、ＯＲ，ＡＮＤ、ＥＯＲなど
の論理演算など）を行なう。４５，４６．４７はセレク
タ、４８は外部バスからのデータを格納するデータキュ
ーである。

以上の様に構成された従来の表示制御装置についてその
動作を説明する。

第６図は、描画コマンドの場合のパターンレジスタ４０
と表示画面との関係を示し、また第７図は、描画結果の
メモリ上のデータを示す。

ホストプロセッサからの命令群（コマンドやパラメータ
）を受信するとＦＩＦＯＩＩへ格納され、順次読出しが
開始される。命令群の初めの１ワードはコマンドとする
と、コマンドデータはＦＩＦＯＩＩから読み出され、命
令レジスタ１２に転送される。コマンドデータは直ちに
命令解釈部１３に入力され、コマンド実行に合ったマイ
クロ命令のアドレスを発生し、マイクロ命令アドレスレ
ジスタ１４に格納される。マイクロ命令アドレスレジス
タ１４の示すアドレスは１命令実行毎に＋１されるか、
または命令解釈部１３に従いアドレスが更新され、読出
し専用制御記憶部１５または、書換え可能制御記憶部１
６は命令コードを出力する。その命令コードに従い、マ
イクロ命令解読部１６で解読され、バス制御タイミング
制御部２０は、解読結果に従い、制御信号を発生し、コ
マンドに対応する一連のマイクロ命令を実行する。

今、パターンレジスタ４０に１００１・・・のデータが
格納されているとする（第６図）。描画コマンド（例え
ば（ＸＯ２ＹＯ）点から４ドツトの直線描画コマンド）
をホストプロセッサから受信すると、命令解釈実行部１
０はコマンドに対応した一連のマイクロ命令を実行する
。

描画コマンドはパターンレジスタ４０の内容がＭＳＢよ
り順に１ドツトずつメモリへ書き込まれ（第７図参照）
、そのメモリ内容が表示画面に出力される−　（ＸＯ９
ＹＯ）点がメモリのｘ　’８８００’番地のＭＳＢに対
応しているとすると、アドレスレジスタ４２にはｘ　’
８８００’が格納されている。命令解釈実行部１０で第
１ドツト目（ＸＯｌＹＯ）点処理のマイクロ命令が実行
されると、セレクタ４１によりパターンレジスタ４０の
内容が選択されラスタ演算器４４に入力される。

一方、アドレスレジスタ４２に示すアドレス（ｘ　’８
８００’番地）の読込み動作が並行して行なわれる。ア
ドレスレジスタ４２の内容はセレクタ４５またはセレク
タ４６により外部バスに出力され、データの読込みが行
なわれる。データはセレクタ４７を介してラスタ演算器
４４に入力される。

ラスタ演算器４４では、パターンレジスタ４０の内容と
読込まれたデータの間で現在描画しようとするドツト（
第１ドツト目）についてのみラスタ演算が行なわれ、結
果が外部バスに出力され、メモリへパターンレジスタ４
０のＭＳＢが書き込まれる。外部バスはアドレス／デー
タの多重バスである。アドレス／データの切換えはセレ
クタ４５またはセレクタ４６により行なわれる。

書込みが終了するとバレルシフタ３３によりパターンレ
ジスタ４０の内容を１ビツト左にシフト循環（回転）し
、パターンレジスタ４０ヘセツトされ次の描画に備える
。この時パターンレジスタ４０の内容は００１・・・１
である。

この様にして指定されるドツト数分描画が行なわれる。

（発明が解決しようとする問題点）しかしながら上記の様な構成では、パターンレジスタの
内容がメモリ上に書込まれ、表示画面では・、Ｏの２つ
の情報しか表わせないため、２色（光るか消えるか）し
か表現できないという問題点を有していた。

本発明はかかる点に鑑み、多色表現可能な表示制御装置
を提供することを目的とする。

（問題点を解決するための手段）本発明は、マイクロ命令から外部バスをアクセスすると
きのベースアドレスを格納するアドレスレジスタと各プ
レーンのアドレス偏差値を格納するプレーンアドレス部
と、前記アドレスレジスタの内容と前記プレーンアドレ
ス部の内容を加算し、外部バスアクセス時のアドレスを
生成するアドレス生成部と、描画パターンを記憶するパ
ターンレジスタとを備えてなるものである。

（作　用）本発明は前記した構成により、描画パターンを記憶する
パターンレジスタに色情報をセットし、この色情報をプ
レーンアドレス部の偏差値を更新しながら１ドツトずつ
各プレーンに書込むことによって、多色表現を可能とす
る。

（実施例）第１図は、本発明の一実施例における表示制御装置の構
成を示したものである。第１図において１０〜２０．３
０〜３９は第５図の従来例と同じ、４０は描画パターン
や色情報を格納するパターンレジスタで、描画コマンド
が実行されると１ビツト左シフト＠環（回転）される。

４１はセレクタ、４２はマイクロ命令が外部バスをアク
セスするときのベースアドレスが格納されるアドレスレ
ジスタ、４４〜４８は従来例と同様、４９は各プレーン
のアドレス偏差値を格納するプレーンアドレス部、５０
はアドレスレジスタ４２の内容とプレーンアドレス部の
内容を加算し、外部バスアクセス時のアドレスを生成す
るアドレス生成部、４３はアドレスの加減器である。

以上の様に構成された本実施例の表示制御装置について
以下その動作を説明する。

命令解釈実行部の動作は従来と同様である。

第３図に８色表現のためのメモリ構造とプレーン構成を
示す。メモリｘ′０′〜ｘ　’ＦＦＦＦ’番地をプレー
ン１、ｘ　’１００００’　〜ｘ　’ｌＦＦＦＦ’番地
をＦＦ−ン２、ｘ　’２００００’　〜ｘ　’２ＦＦＦ
Ｆ’番地をプレーン３とする。各々色のＲＧ［ｌ　（赤
緑青）に対応しているとしよう。

第４図に直線描面のフローチャートを示す、まずパラメ
ータ入力（直線描画の始点、終点または描画ドツト数、
色情報など）し、描画座標を計算し、１点ずつ描画ドツ
ト数分描画する。

描画座標が求まるとまず、パターンレジスタ４゜に色情
報を設定する。第２図にその様子と表示画面例を示す。

例えば、赤を表示させようとするとき、ＲＧＢプレーン
に１００を書き込めば良い。パターンレジスタ４０に色
情報′１００〜′を設定する。描画開始座標（Ｘ□、Ｙ
ｌ）がメモリアドレスｘ　’８８００’番地のＭＳＢに
対応しているとすると、プレーンアドレス部４９にｘ′
０′を設定し、アドレスレジスタにｘ　’８８００’を
設定する。従来例と同様にパターンレジスタ４０のＭＳ
Ｂの内容（’１’）がプレーン１（Ｒ）に書き込まれ、
パターンレジスタ４０の内容は１ビツト左シフト循環（
回転）され、００〜１となる。

次にプレーン２（Ｇ）の偏差値ｘ　’１００００’をプ
レーンアドレス部４９に設定し、パターンレジスタ４０
のＭＳＢ（’Ｏ’）を書き込む。パターンレジスタ４０
の内容はＯ〜１０となる。

次にプレーン３（Ｂ）の偏差値ｘ　’２０００’をプレ
ーンアドレス部４９に設定し、パターンレジスタ４０の
ＭＳＢ（’Ｏ’）を書き込み、そのドツトの処理を終了
する。

この動作を終点または描画ドツト数分繰り返し、赤の直
線を描画する。

以上の様に本実施例によれば、パターンレジスタに色情
報を設定し、プレーンアドレス部でプレーンを切換え、
色情報を対応するプレーンに書き込むことにより、多色
表示が可能となる。

８色（３ブレーン）で説明したが、パターンレジスタの
ビット数分の色情報が設定できる。

また本コマンドのマイクロ命令群は読出し専用制御記憶
部に常駐でも良いが、色情報によりアクセスブレーンが
異なるので、アクセフプレーン数が変更できる様に、書
換え可能制御記憶部ヘローディングして使用すれば無駄
が省ける。

（発明の効果）以上説明した様に本発明によれば、多色表示が可能とな
るばかりか、色数が異なる表示装置にも柔軟に対応でき
、その実用的効果は大きい。

【図面の簡単な説明】

第１図は、本発明における一実施例の表示制御装置の構
成図、第２図は、同実施例のパターンレジスタと表示画
面の関係図、第３図は、同実施例のメモリ構成図、第４
図は、同実施例の直線描画コマンドのフローチャート、
第５図は、従来の表示制御装置の構成図、第６図は、従
来例のパターンレジスタと表示画面の関係図、第７図は
、従来例のメモリ構成図である。４０・・・パターンレジスタ、４２・・・アドレスレジ
スタ、４９・・・プレーンアドレス部、５０・・・アド
レス生成部。特許出願人　松下電器産業株式会社第２図第３図

Claims

【特許請求の範囲】

書換え可能制御記憶部を有する命令解釈部と、描画する
パターンを記憶するパターンレジスタと、任意ビット数
のシフト演算を行なうバレルシフタと、マイクロ命令か
ら外部バスをアクセスするときのベースアドレスを格納
するアドレスレジスタと、各プレーンのアドレス偏差値
を格納するプレーンアドレス部と、前記アドレスレジス
タの内容と前記プレーンアドレス部の内容を加算し、外
部バスアクセス時のアドレスを生成するアドレス生成部
とを備えたことを特徴とする表示制御装置。