JPS62143164A - 式記憶機能を備えた小型電子式計算機 - Google Patents

式記憶機能を備えた小型電子式計算機

Info

Publication number
JPS62143164A
JPS62143164A JP28401785A JP28401785A JPS62143164A JP S62143164 A JPS62143164 A JP S62143164A JP 28401785 A JP28401785 A JP 28401785A JP 28401785 A JP28401785 A JP 28401785A JP S62143164 A JPS62143164 A JP S62143164A
Authority
JP
Japan
Prior art keywords
address
formula
data
memory
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28401785A
Other languages
English (en)
Inventor
Yuko Kato
祐幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP28401785A priority Critical patent/JPS62143164A/ja
Publication of JPS62143164A publication Critical patent/JPS62143164A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、式記憶機能を備えた小型電子式計算機に関
する。
[従来技術とその問題点] 簡易なプログラムにより数式を入力し記憶することので
きる小型電子式計算機が製品化されている。この擾の小
型電子式計算線においては、メモリとして、通常の数値
を記憶するワークメモリの他に式記憶用のメモリを別個
に備えている。
しかしながら上記のようにワークメモリと式記憶用のメ
モリとをそれぞれ別個に設けたものにあっては、数式処
理の内容に応じてワークメモリに大きな記憶容量を必要
とする場合と式記憶用のメモリに大きな記憶容量を必要
とする場合とがあるので、両メモリ共に大ぎな記憶容量
を確保しておかなければならず、非常に無駄が多かった
[発明の目的1 この発明は上記のような実情に鑑みてなされたもので、
メモリを無駄なく効串的に使用することのできる式記憶
機能を備えた小型電子式計算機を提供することを目的と
する。
[発明の要点] この発明は、数値データを記憶するワークメモリと数式
を記憶する式記憶用のメモリとを1つの共用メモリで構
成し、一方を先頭アドレス位置から、もう一方をl ?
?アドレス位置からそれぞれ順に使用するようにアドレ
ス制皿すると共に、数値データ及び数式データそれぞれ
の記憶領域をカウントするカウンタを設け、これらのカ
ウンタのカウント値が一致した場合、すなわち共用メモ
リの記憶容量一杯に数値データ及び数式データが記憶さ
れた際に、これを検出してメモリオーバーフローとし、
すてに記憶されているデータの破壊を防止するようにし
たものである。
[発明の実施例] 以下図面を参照してこの発明の一実施例を説明づる。
まず第1図によりその回路構成を説明する。
同図において、11はキー人力部である。このキー人力
部11には、数値キーやファンクションキー、アルファ
ベットキーの他に、数式の設定を指令するス1−アキ−
(図ではrST○」と表わす)や設定した数式を呼出す
リコールキー(図ではrRCしJと表、わずンが設けら
れるもので、これらのキー人力信号はアドレス部12に
送られる。このアドレス部12は、キー人力部11から
のキー人力信号に応じてROM13にアドレス指定信号
を送出する。
ROM13は、アドレス部12からのアドレス指定信号
に応じて制御命令を制御部14に出力する一方、アドレ
ス部12に次アドレス指定18号を送出する。
制御部14は、ROM13の制御命令により、アドレス
バス15を介して演算用レジスタ16、編集用バッフ1
メモリ17、共用メモリ18、ワーク用アドレスカウン
タ1つ及び式記憶用アドレスカウンタ20のそれぞれに
アドレス指定信号を送出すると共に、特にワーク用アド
レスカウンタ19にカウントアツプ信号○P1を、式記
憶用アドレスカウンタ20にカウントダウン信号○P2
をそれぞれ出力する。演算用レジスタ16は、演算時の
数値データを保持するもので、データバス21を介して
上記編集用バッフ1メモリ11、共用メモリ18及び演
算部22、表示用レジスタ23に接続される。演算部2
2は、演算用レジスタ1Gの記憶する数値データや編集
用バッファメモリ17の記憶する数式データを用いて演
算を実行し、その演算結果データを演算用レジスタ16
に送り返す。上記表示用レジスタ23は、データバス2
1を介して送られてきた表示データを保持し、これを表
示部24に出力して表示させる。上記ワーク用アドレス
カウンタ19は、υ制御部14からのカラン1〜アツプ
信号OP1によって共用メモリ18におけるワークメモ
リとしての使用範囲を示すアドレス直のカウント動作を
行なうもので、そのアドレスのカウント値はまた、一致
回路25にも送られる。
このワーク用アドレスカウンタ19に対して、式記憶用
アドレスカウンタ20は、制御部14からのカランi・
ダウン信号OP2によって共用メモリ18にお(プる式
記憶メモリとしての使用範囲を示すアドレス値のカウン
ト動作を行なうもので、そのアドレスのカウント値は上
記ワーク用アドレスカウンタ19と同様、一致回路25
にも送られる。一致回路25は、ワーク用アドレスカウ
ンタ19及び式記憶用アドレスカウンタ20から入力さ
れる2つのアドレスのカランl−IBを一致比較するも
ので、もし両カウント値が一致した場合には上記アドレ
ス部12にメモリのオーバーフローエラーを示す一致信
号を送出し、ROM13による制御命令の出力を一時停
止きせる。
次に上記実施例の動作について説明する。
まず、計算式として、例えばrA+BJなる式を記憶さ
せたい場合、キー人力部11において「A」r+J  
rBJとキー操作を行なう。これらのキー人力信号がア
ドレス部12に送られ、アドレス部12がROM13の
アドレス指定を行なうと、ROM13から制御部14に
制御命令が出力される。制御部14は、この制御命令に
従って編集用バッファメモリ17のアドレス指定を行な
い、その先頭アドレスより数式データrA+8Jとエン
ドコード「/」を書込ませる。
次いで入力した数式データを共用メモリ18に記憶させ
るために、キー人力部11のストアキーを操作する。こ
のストアキーによるキー人力がアドレス部12に送られ
、アドレス部12がROM 13のアドレス指定を行な
うと、ROM13から制御部14に数式記憶の制御命令
が出力される。制御部14は、この制御命令に従って編
集用バッフ7メモリ17の記憶する数式データを共用メ
モリ18に転送させるために、式記憶用アドレスカウン
タ20にカウントダウン信号○P2を送出する一方、ア
ドレスバス15を介して、編集用バッファメモリ17に
データ読出しのためのアドレス指定を行なう。この時、
式記憶用アドレスカウンタ20には初期値として共用メ
モリ18の最終アドレスに相当するカウント値を設定し
てあく。共用メモリ18の記憶容量を256バイトだと
すると、式記憶用アドレスカウンタ20の初期値は「F
F ()−1)Jとなる。したがって、編集用バッファ
メモリ11から続出される数式データ及びエンドコード
rAj r+J rBJ r/Jは、式記憶用アドレス
カウンタ20のカウントダウンに伴って出力されるカラ
ン1−値rFF (H)J、rFE(H)J、rFD 
(H)J、rFC(H)jにより、共用メモリ18の最
終アドレスrFF (H)Jから順次rFE(1−1)
J、rFD ()l)J、rFC(H)Jのアドレスに
書込まれる。
以上のように、計算式をキー人力し、その後に続けてス
トアキーを操作することにより、共用メモリ18に種々
の数式データが記憶されると共に、式記憶用アドレスカ
ウンタ20が制御部14からの力ラン1〜ダウン信号○
P2により、共用メモリ18における数式データの記憶
範囲を示すカランl−flIlを記憶するようになる。
次いで、記憶させた数式データを用いてδ1pを行なう
場合、まずキー人力部11のリコールキーを操作する。
これにより共用メモリ18に書込まれている数式データ
が順次表示用レジスタ23に読出され、表示部24に表
示される。使用者はリコールキーの操作により表示部2
4に任意の数式が表示された時点で、次に数式の変数に
対応する数値データを代入する。
例えば数式rA+Bjに数値を代入する場合、数式rA
+BJを表示部24に表示させた時点て、次のように数
値を代入する。すなわち、まず、キー人力部11の数値
キーで変数rAJに対応する数値をキー人力し、続けて
アルファベラ1−キーによりrAJをキー人力する。こ
のキー人力に応じて、ア1−″レス部12、RO113
を介してυIIII部74がワーク用アドレスカウンタ
19のカウント値に従って共用メモリ18に数(直デー
タを書込むためのアドレス指定を行ない、その後にワー
ク用アドレスカウンタ19にカラン1〜アツプ信号OP
1を送出する。ここでワーク用アドレスカウンタ19に
は、予め共用メモリ18の先頭アドレスroo (H)
Jがカラン1−圃として記憶されており、したがって、
共用メモリ18のroo (H)J番地に変数「A」に
対応する数値データが書込まれ、その後に制御部14か
らのカウントアツプ信号OP1によりワーク用アドレス
カウンタ19はカウントアツプされ、カウント値がro
l(HンJとなる。次いでキー人力部11の数値キーで
今度は変数rBJに対応する数値をキー人力し、アルフ
ァベットキーによりrBJをキー人力する。このキー人
力に応じて、上記と同様にしてアトL・ス部12、RO
M13を介して制御部14がワーク用アドレスカウンタ
19のカウント値に従って共用メモリ18に数値データ
を書込むためのアドレス指定を11ない、その後にワー
ク用アドレスカウンタ19にカウントアツプ信号○P1
を送出する。ワーク用アドレスカウンタ19のカウント
値はrol (H)Jとなっているので、共用メモリ1
8のrol (H)J番地に変数「B」に対応する数値
データが書込まれ、その後に制御部14からのカウント
アツプ信号○P1によりワーク用アドレスカウンタ19
はカウントアツプされてr02(H)」となる。
この時点で数式に対する数値入力が終了したこととなる
ので、編集用バッファメモリ17から数値データ及び数
式データが読出されて演専部22で演算が実行され、そ
の演算結果データが演算用レジスタ16に送られ、保持
される。この演算結果データはさらに共用メモリ18に
記憶されると共に、表示用レジスタ23に送られて表示
部24に表示される。
以上のようにして数式データ及び数値データを次々と入
力することにより、記憶させた数式による計算が実行さ
れて、その計算結果データが表示部24に表示される。
これにつれて共用メモリ18に記憶される数式データ、
数値データが増加すると、この共用メモリ18の記憶領
域を示す式記憶用アドレスカウンタ20、ワーク用アド
レスカウンタ19のカウント(直がそれぞれカウントダ
ウン、カウントアツプされて、徐々に近い値となってい
く。そして、式記憶用アドレスカウンタ20、ワーク用
アドレスカウンタ79の両カウント値が一致した際、す
なわち、もう、それ以上共用メモリ18に数式データ、
数値データを記憶させることができなくなった際に、一
致回路25がこれを検出し、アドレス部12に共用メモ
リ18のオーバーフローエラーを示す一致信号を送出し
、ROM13による制卯命令の出力を一時停止させる。
上記一致信号の入力によりエラー処理のアドレスがアド
レス部12から出力され、y 表示8B 24ニJ: 
Y) r○VERFLOWJなどの表示がなされる。
[発明の効果] 以上詳記したようにこの発明によれば、数値データを記
憶するワークメモリと数式を記憶する式記憶用のメモリ
とを1つの共用メモリで構成し、一方を先頭アドレス位
置から、もう一方を最終アドレス位置からそれぞれ順に
使用するようにアドレス制御すると共に、数値データ及
び数式データそれぞれの記憶領域をカウントするカウン
タを設け、こ−れらのカウンタのカラン1−値が一致し
た場合、すなわち共用メモリの記憶容量一杯に数圃デー
タ及び数式データが記憶された際に、これを検出してメ
モリオーバーフローとし、すでに記憶されているデータ
の破壊を防止するようにしたので、メモリを無駄なく効
率的に使用することのできる式記憶機能を備えた小型電
子式計算機を提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の回路構成を示すブロック
図である。 11・・・キー人力部、12・・・アドレス部、13・
・・ROM。 14・・・制御部、15・・・アドレスバス、16・・
・演算用レジスタ、17・・・編集用バッファメモリ、
18・・・共用メモリ、19・・・ワーク用アドレスカ
ウンタ、20・・・式記憶用アドレスカウンタ、21・
・・データバス、22・・・演算部、23・・・表示用
レジスタ、24・・・表示部、25・・・一致回路。

Claims (1)

    【特許請求の範囲】
  1. 式記憶機能を備えた小型電子式計算機において、数値デ
    ータ及び数式データの一方を先頭アドレスより、また、
    他方を最終アドレスより順に記憶する共用メモリと、こ
    の共有メモリにおける数値データの記憶範囲をカウント
    する第1のカウンタと、上記共有メモリにおける数式デ
    ータの記憶範囲をカウントする第2のカウンタと、上記
    第1のカウンタ及び第2のカウンタそれぞれのカウント
    値により上記共用メモリのメモリオーバーフローを検出
    する検出手段とを具備したことを特徴とする式記憶機能
    を備えた小型電子式計算機。
JP28401785A 1985-12-17 1985-12-17 式記憶機能を備えた小型電子式計算機 Pending JPS62143164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28401785A JPS62143164A (ja) 1985-12-17 1985-12-17 式記憶機能を備えた小型電子式計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28401785A JPS62143164A (ja) 1985-12-17 1985-12-17 式記憶機能を備えた小型電子式計算機

Publications (1)

Publication Number Publication Date
JPS62143164A true JPS62143164A (ja) 1987-06-26

Family

ID=17673218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28401785A Pending JPS62143164A (ja) 1985-12-17 1985-12-17 式記憶機能を備えた小型電子式計算機

Country Status (1)

Country Link
JP (1) JPS62143164A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051955A (ja) * 1983-09-01 1985-03-23 Mitsubishi Electric Corp 数値制御装置
JPS6219699B2 (ja) * 1980-06-12 1987-04-30 Tokyo Shibaura Electric Co

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6219699B2 (ja) * 1980-06-12 1987-04-30 Tokyo Shibaura Electric Co
JPS6051955A (ja) * 1983-09-01 1985-03-23 Mitsubishi Electric Corp 数値制御装置

Similar Documents

Publication Publication Date Title
US4575796A (en) Information processing unit
JPS62143164A (ja) 式記憶機能を備えた小型電子式計算機
US4585360A (en) Electronic equipment having a character sequence memory and a character display
JPH0312754B2 (ja)
SU794667A1 (ru) Устройство дл программировани блОКОВ пОСТО ННОй пАМ Ти
JPS607529A (ja) バツフアメモリ装置
EP0381140B1 (en) Data processing apparatus
JPH04222019A (ja) 記憶装置
JP3069384B2 (ja) 文書処理装置及び方法
JPS5917470B2 (ja) 記憶装置のプログラムエリアとデ−タエリアの可変方式
JPS6165334A (ja) スタ−トアドレスの指定方式
JPS5837755A (ja) 空き領域検出装置
JPS61198351A (ja) ダイレクト・メモリ・アクセス制御回路
JPH02128260A (ja) 電源オン/オフ時のメモリデータチェック方式
JPH03257557A (ja) マイクロコンピュータ
JPS6274116A (ja) 優先キ−処理方式
JPS60238972A (ja) Posタ−ミナル
JPH0642248B2 (ja) 情報検索装置
JPH04195513A (ja) キーボード
JPH0863400A (ja) メモリ内容自動復旧方法及び装置
JPH07146839A (ja) Dma回路
JPS60157651A (ja) デ−タ入出力機器
JPS581814B2 (ja) デ−タ・エントリ装置
JPH0196743A (ja) モニタ装置
JPS61223922A (ja) 情報入力装置