JPS6165334A - スタ−トアドレスの指定方式 - Google Patents
スタ−トアドレスの指定方式Info
- Publication number
- JPS6165334A JPS6165334A JP18767284A JP18767284A JPS6165334A JP S6165334 A JPS6165334 A JP S6165334A JP 18767284 A JP18767284 A JP 18767284A JP 18767284 A JP18767284 A JP 18767284A JP S6165334 A JPS6165334 A JP S6165334A
- Authority
- JP
- Japan
- Prior art keywords
- address
- start address
- register
- cause
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御で作動するデータ処
理装置の割込みにより指定されるスタートアドレスの指
定方式に関するものである。
理装置の割込みにより指定されるスタートアドレスの指
定方式に関するものである。
マイクロプログラム制御で作動するデータ処理装置ｆ
ハ、マイクロプログラムをコントロール・ストレージに
格納している。
ハ、マイクロプログラムをコントロール・ストレージに
格納している。
このデータ処理装置は、マイクロプログラムに基づく割
込み原因が発生すると、適音使用しているコン１−ロー
ル・ストレージの制御情報アドレスから、割込み原因に
よるスタードア１゛レスに変換を行い、処理を行ってい
る。一般に、このスター１〜アドレスは、同量アドレス
を使用している。この固定アドレスを可変アドレスにし
たいと云う要望があった。
込み原因が発生すると、適音使用しているコン１−ロー
ル・ストレージの制御情報アドレスから、割込み原因に
よるスタードア１゛レスに変換を行い、処理を行ってい
る。一般に、このスター１〜アドレスは、同量アドレス
を使用している。この固定アドレスを可変アドレスにし
たいと云う要望があった。
上記したスタートアドレスの指定方法は、第２図に示す
ように行われている。即ち、割込み原因別に割込み状感
は、割込み原因レジスタ１に保持され、割込み原因レジ
スタ１の各ビットは、オワ回路２にて割込み発生が検出
されて、この検出信号によって、セレクタ３を作動させ
る。
ように行われている。即ち、割込み原因別に割込み状感
は、割込み原因レジスタ１に保持され、割込み原因レジ
スタ１の各ビットは、オワ回路２にて割込み発生が検出
されて、この検出信号によって、セレクタ３を作動させ
る。
通常の割込みが発生しないときは、コントロール・スト
レージ６のアドレスを示すレジスタ４がカウンタ５によ
って順次コントロール・ストレージ６の制御情報に基づ
いて処理を行っている。
レージ６のアドレスを示すレジスタ４がカウンタ５によ
って順次コントロール・ストレージ６の制御情報に基づ
いて処理を行っている。
若し、割込みが発生すると上記したように、セレクタ３
が作動して割込みアドレスレジスタ７に切替えを行い、
アドレスレジスタ７のアドレスを割込みスタートアドレ
スとして、コントロール・ストレージ６からプログラム
を取出して処理を行う。
が作動して割込みアドレスレジスタ７に切替えを行い、
アドレスレジスタ７のアドレスを割込みスタートアドレ
スとして、コントロール・ストレージ６からプログラム
を取出して処理を行う。
従来、此の割込みアドレスレジスタ７に格納されるアド
レスは、固定アドレスである。
レスは、固定アドレスである。
上記の構成のものにあっては、スタートアドレスが固定
されており、プログラムを作成する際に、割込み処理に
対してコントロール・ストレージに充分なアドレス範囲
を準備すればよいが、これも無駄となる問題がある。
されており、プログラムを作成する際に、割込み処理に
対してコントロール・ストレージに充分なアドレス範囲
を準備すればよいが、これも無駄となる問題がある。
一方、作成時点にてアドレス範囲を損失なくすると、割
込み処理に変更を生した場合には、このプログラムは、
連続したアドレスを与えることが不可能となる。従って
、プログラミングにも、又装置運用、保守面にても面倒
となり不都合を生ずる。
込み処理に変更を生した場合には、このプログラムは、
連続したアドレスを与えることが不可能となる。従って
、プログラミングにも、又装置運用、保守面にても面倒
となり不都合を生ずる。
本発明は、上記問題点を解消したプログラミングに自由
度の高いスタートアドレス指定方式を提供するものであ
る。その手段は、コントロル・ストレージと制御部を具
備し、割込み原因発生に依って前記コントロール・スト
レージの固定アドレスを指定するデータ処理装置におい
て、前記制御部にアドレスの書替えの行えるスタートア
ドレス・テーブルを設けて、前記割込み原因によって前
記固定アドレスと前記テーブルのアドレスを選択するス
ター１−アドレス指定方式によってなされる。
度の高いスタートアドレス指定方式を提供するものであ
る。その手段は、コントロル・ストレージと制御部を具
備し、割込み原因発生に依って前記コントロール・スト
レージの固定アドレスを指定するデータ処理装置におい
て、前記制御部にアドレスの書替えの行えるスタートア
ドレス・テーブルを設けて、前記割込み原因によって前
記固定アドレスと前記テーブルのアドレスを選択するス
ター１−アドレス指定方式によってなされる。
制御部にスタートアドレス・テーブルを設けて、このテ
ーブルのアドレスを書替え可能に構成すると共に、割込
み原因によって固定アドレスとデープルのアドレスを選
択して、スタートアドレスを指定するのである。
ーブルのアドレスを書替え可能に構成すると共に、割込
み原因によって固定アドレスとデープルのアドレスを選
択して、スタートアドレスを指定するのである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明によるスタートアドレス指定方式の一実
施例の模式図である。全図を通じて同一個所は同符号を
用いると共に、その説明も省略する。
施例の模式図である。全図を通じて同一個所は同符号を
用いると共に、その説明も省略する。
割込み原因＃１．＃２は、それぞれ割込み原因レジスタ
１Ｏ−ＬＩＯ−２に入力されると共に、オワ回路１１−
１．１１−２に入力され、割込みレジスタ１２−１．１
２−２を介してセレクタ１３．１４の選択信号となる。
１Ｏ−ＬＩＯ−２に入力されると共に、オワ回路１１−
１．１１−２に入力され、割込みレジスタ１２−１．１
２−２を介してセレクタ１３．１４の選択信号となる。
一方、割込み原因レジスタ１０−１．１０−２に格納さ
れた割込み原因別の各ビットのフラグ信号は共に、それ
ぞれスタートアドレス・レジスタ１５−１．１５−２の
上位ビット（例の場合は４ビツト）に格納される。なお
、スタートアドレス・レジスタ１５−Ｌ １５−２の下
位ビットには従来の固定アドレスが格納されていり、最
上位ビットに示すｒＤＪはスタートアドレス・テーブル
使用の有無を示すビットであり、論理ｒｌＪのとき無使
用、「０」なるとき使用することを示す。
れた割込み原因別の各ビットのフラグ信号は共に、それ
ぞれスタートアドレス・レジスタ１５−１．１５−２の
上位ビット（例の場合は４ビツト）に格納される。なお
、スタートアドレス・レジスタ１５−Ｌ １５−２の下
位ビットには従来の固定アドレスが格納されていり、最
上位ビットに示すｒＤＪはスタートアドレス・テーブル
使用の有無を示すビットであり、論理ｒｌＪのとき無使
用、「０」なるとき使用することを示す。
スタートアドレス・レジスタ１５−１．１５−２の上位
と下位ピント、即ち最高位ビットを除くピントはセレク
タ１４の被選択アドレスとなる。上記した割込みレジス
タ１２−１．１２−２の選択信号によってセレクタ１４
ば、スタートアドレス・レジスタ１５−１．１５−２を
選択することとなる。
と下位ピント、即ち最高位ビットを除くピントはセレク
タ１４の被選択アドレスとなる。上記した割込みレジス
タ１２−１．１２−２の選択信号によってセレクタ１４
ば、スタートアドレス・レジスタ１５−１．１５−２を
選択することとなる。
従って、スタートアドレス・テーブル１６は割込み原因
レジスタ１０−１．１０−２とそれぞれの固定アドレス
とにて示されるアドレスにて検索されることとなる。向
上記したスタートアドレス・レジスタ１５４．１５−２
の内容及びスタートアドレス・テーブル１６の内容は予
め格納して置く。
レジスタ１０−１．１０−２とそれぞれの固定アドレス
とにて示されるアドレスにて検索されることとなる。向
上記したスタートアドレス・レジスタ１５４．１５−２
の内容及びスタートアドレス・テーブル１６の内容は予
め格納して置く。
ゲート回路１７−１ 、１７−３と１７−２．１７−４
とは、「Ｄ」信号によってそれぞれの固定アドレス（ス
タートアドレス・レジスタ１５−１．１５−２の下位ビ
ット）とスタートアドレス・テーブル１６のアドレスを
選択する。例えばスタートアドレス・レジスタ１５−１
のｒＤＪが論理「１」のとき固定アドレス、論理「０」
のときスタートアドレス・テーブル１６のアドレスを出
力する。この出力をオワ回路１８４．１８−２を介して
セレクタ１３め被選択信号とする。尚、セレクタ１３に
は、従来例で説明した通常使用時のコントロール・スト
レージのアドレスを示すレジスタ４も被選択信号も入力
される。
とは、「Ｄ」信号によってそれぞれの固定アドレス（ス
タートアドレス・レジスタ１５−１．１５−２の下位ビ
ット）とスタートアドレス・テーブル１６のアドレスを
選択する。例えばスタートアドレス・レジスタ１５−１
のｒＤＪが論理「１」のとき固定アドレス、論理「０」
のときスタートアドレス・テーブル１６のアドレスを出
力する。この出力をオワ回路１８４．１８−２を介して
セレクタ１３め被選択信号とする。尚、セレクタ１３に
は、従来例で説明した通常使用時のコントロール・スト
レージのアドレスを示すレジスタ４も被選択信号も入力
される。
王者からなる被選択信号をセレクタ１３は選択して、ア
ドレスヲ決定しコントロール・ストレージ６のアドレス
とするのである。
ドレスヲ決定しコントロール・ストレージ６のアドレス
とするのである。
従って、割込み原因によってプログラムの変更を余儀な
くされる場合には、スタートアドレス・テーブルを利用
してプログラムの変更を行えばよく何等支障なく行える
こととなる。
くされる場合には、スタートアドレス・テーブルを利用
してプログラムの変更を行えばよく何等支障なく行える
こととなる。
以上説明したように本発明によれば、プログラム変更に
伴う領域に配慮することなく、しかもスタートアドレス
のみにて割込み処理が行え、データ処理装置の処理速度
を低下させることなく、プログラミングに自由度の高い
ものとなり、処理装置を運用する上で利点の多いものと
なる。
伴う領域に配慮することなく、しかもスタートアドレス
のみにて割込み処理が行え、データ処理装置の処理速度
を低下させることなく、プログラミングに自由度の高い
ものとなり、処理装置を運用する上で利点の多いものと
なる。
第１図は本発明によるスタートアドレス指定方式の一実
施例の模式図、 第２図は従来のスタートアドレス指定方式を示す模式図
である。 図において、１と１０−１と１０−２は割込み原因レジ
スタ、６ばコントロール・ストレージ、７は割込みレジ
スタ（固定アドレス内蔵）、１６はスターｌ−アドレス
・テーブルをそれぞれ示す。
施例の模式図、 第２図は従来のスタートアドレス指定方式を示す模式図
である。 図において、１と１０−１と１０−２は割込み原因レジ
スタ、６ばコントロール・ストレージ、７は割込みレジ
スタ（固定アドレス内蔵）、１６はスターｌ−アドレス
・テーブルをそれぞれ示す。
Claims (1)
- コントロール・ストレージと制御部を具備し、割込み原
因発生に依って前記コントロール・ストレージの固定ア
ドレスを指定するデータ処理装置において、前記制御部
にアドレスの書替えの行えるスタートアドレス・テーブ
ルを設けて、前記割込み原因によって前記固定アドレス
と前記テーブルのアドレスを選択して指定することを特
徴とするスタートアドレスの指定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18767284A JPS6165334A (ja) | 1984-09-06 | 1984-09-06 | スタ−トアドレスの指定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18767284A JPS6165334A (ja) | 1984-09-06 | 1984-09-06 | スタ−トアドレスの指定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6165334A true JPS6165334A (ja) | 1986-04-03 |
Family
ID=16210128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18767284A Pending JPS6165334A (ja) | 1984-09-06 | 1984-09-06 | スタ−トアドレスの指定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165334A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192444U (ja) * | 1986-05-27 | 1987-12-07 | ||
| JPS62293432A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | 情報処理装置 |
| JPH04116725A (ja) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | 例外処理方式 |
-
1984
- 1984-09-06 JP JP18767284A patent/JPS6165334A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62192444U (ja) * | 1986-05-27 | 1987-12-07 | ||
| JPS62293432A (ja) * | 1986-06-13 | 1987-12-21 | Nec Corp | 情報処理装置 |
| JPH04116725A (ja) * | 1990-09-07 | 1992-04-17 | Koufu Nippon Denki Kk | 例外処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6165334A (ja) | スタ−トアドレスの指定方式 | |
| US4337510A (en) | Read control system for a control storage device | |
| JPH0628177A (ja) | マイクロプロセッサ | |
| JPH01173241A (ja) | キャッシュメモリ装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPH03191450A (ja) | メモリーカードの不良チップ代替え回路 | |
| KR960012854B1 (ko) | 액정표시장치의 화면표시장치 및 이에 이용되는 텍스트롬의 데이타 기록방법 | |
| JPH03164849A (ja) | マイクロプロセッサおよびマイクロプロセッサシステム | |
| JPS5971510A (ja) | シ−ケンス制御回路 | |
| JPS6112587B2 (ja) | ||
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS59119413A (ja) | プログラマブルコントロ−ラ | |
| JPS62224844A (ja) | 情報処理装置 | |
| JPS6270950A (ja) | 情報履歴記憶方式 | |
| JPH0157374B2 (ja) | ||
| JPH02268355A (ja) | 制御信号の出力方式 | |
| JPH0652010A (ja) | テスト回路 | |
| JPS62221030A (ja) | マイクロプログラム制御方式 | |
| JPS6388641A (ja) | 情報処理装置 | |
| JPS62168235A (ja) | デ−タ処理装置 | |
| JPS5916185A (ja) | メモリアクセス装置 | |
| JPH06195221A (ja) | ファジィ推論装置 | |
| JPH01136237A (ja) | 通信制御装置 | |
| JPS59119412A (ja) | プログラマブルコントロ−ラ |