JPS6214733Y2 - - Google Patents
Info
- Publication number
- JPS6214733Y2 JPS6214733Y2 JP12056183U JP12056183U JPS6214733Y2 JP S6214733 Y2 JPS6214733 Y2 JP S6214733Y2 JP 12056183 U JP12056183 U JP 12056183U JP 12056183 U JP12056183 U JP 12056183U JP S6214733 Y2 JPS6214733 Y2 JP S6214733Y2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- voltage
- gate electrode
- battery voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 101150090280 MOS1 gene Proteins 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electromechanical Clocks (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Electric Clocks (AREA)
Description
【考案の詳細な説明】
本考案は、絶縁ゲート型電界効果トランジスタ
（以下MOSと称する）よりなる演算増幅器を用い
た電池電圧検出回路に関するものである。
（以下MOSと称する）よりなる演算増幅器を用い
た電池電圧検出回路に関するものである。
従来のMOS演算増幅器の構成例を第１図に示
す。ＰチヤネルMOS１０１とＮチヤネルMOS１
０２はバイアス回路を形成し、１０２は１０１に
対してコンダクタンスが相当高く設計されるの
で、そのバイアス回路の出力ＶBは電源電圧ＶDD
−ＶSS間をそのコンダクタンス比で分圧した電圧
となり、定電圧性を示している。Ｎチヤネル
MOS１０３，１０４，１０５及びＰチヤネル
MOS１０６，１０７は差動増幅段を形成する。
１０３はＶBの定電圧をそのゲート入力としてい
るために定電流源となる。１０４，１０５は全く
同特性，同幾何寸法のトランジスタであつて、そ
れぞれ反転入力ＶIの入力トランジスタ，非反転
入力ＶNIの入力トランジスタとなる。１０６，１
０７も全く同特性，同幾何寸法のトランジスタで
あつて、それぞれ１０４，１０５の相補的負荷ト
ランジスタ対となる。この差動増幅段の特徴は、
反転入力及び非反転入力、換言すれば、差動入力
を入れる差動入力トランジスタ対が全く同じ性能
のトランジスタで形成されていることである。Ｎ
チヤネルMOS１０８及びＰチヤネルMOS１０９
は、レベルシフトしつつ出力する出力段を形成
し、その出力Voutは、演算増幅器の出力とな
る。
す。ＰチヤネルMOS１０１とＮチヤネルMOS１
０２はバイアス回路を形成し、１０２は１０１に
対してコンダクタンスが相当高く設計されるの
で、そのバイアス回路の出力ＶBは電源電圧ＶDD
−ＶSS間をそのコンダクタンス比で分圧した電圧
となり、定電圧性を示している。Ｎチヤネル
MOS１０３，１０４，１０５及びＰチヤネル
MOS１０６，１０７は差動増幅段を形成する。
１０３はＶBの定電圧をそのゲート入力としてい
るために定電流源となる。１０４，１０５は全く
同特性，同幾何寸法のトランジスタであつて、そ
れぞれ反転入力ＶIの入力トランジスタ，非反転
入力ＶNIの入力トランジスタとなる。１０６，１
０７も全く同特性，同幾何寸法のトランジスタで
あつて、それぞれ１０４，１０５の相補的負荷ト
ランジスタ対となる。この差動増幅段の特徴は、
反転入力及び非反転入力、換言すれば、差動入力
を入れる差動入力トランジスタ対が全く同じ性能
のトランジスタで形成されていることである。Ｎ
チヤネルMOS１０８及びＰチヤネルMOS１０９
は、レベルシフトしつつ出力する出力段を形成
し、その出力Voutは、演算増幅器の出力とな
る。
演算増幅器は上記で述べた如く、差動入力トラ
ンジスタ対，負荷トランジスタ対のそれぞれの対
になるトランジスタの性能を一致させ、オフセツ
ト電圧を極小に押えようとしている。
ンジスタ対，負荷トランジスタ対のそれぞれの対
になるトランジスタの性能を一致させ、オフセツ
ト電圧を極小に押えようとしている。
ところがこの演算増幅器はＶNI＞ＶI，ＶNI＜
ＶIの比較、言うなれば、ＶNI＝ＶIとなる点での
比較しかできない。このため演算増幅器を電池電
圧検出回路に用いようとすると、比較すべき基準
電圧を発生する基準電圧回路が必要となり、この
基準電圧と電池電圧を比較しなければならない。
このような場合、回路は複雑化し、半導体集積回
路においては面積が増大し、コスト高となる。
又、基準電圧回路の発生する基準電圧を各ICチ
ツプごとに調整することも極めて煩雑な作業とな
る。
ＶIの比較、言うなれば、ＶNI＝ＶIとなる点での
比較しかできない。このため演算増幅器を電池電
圧検出回路に用いようとすると、比較すべき基準
電圧を発生する基準電圧回路が必要となり、この
基準電圧と電池電圧を比較しなければならない。
このような場合、回路は複雑化し、半導体集積回
路においては面積が増大し、コスト高となる。
又、基準電圧回路の発生する基準電圧を各ICチ
ツプごとに調整することも極めて煩雑な作業とな
る。
本考案の目的は、この点に鑑みて、適当なシフ
ト量αを有し、ＶNI＋α＝ＶIとなる様な演算増
幅器を用いた電池電圧検出回路を実現することに
ある。
ト量αを有し、ＶNI＋α＝ＶIとなる様な演算増
幅器を用いた電池電圧検出回路を実現することに
ある。
本考案は、このために演算増幅器において従来
忌避されて、極小にすることに努力が傾けられて
いたオフセツト電圧を積極的に利用し、このオフ
セツト電圧を基準電圧として電池電圧を検出する
ことにした。
忌避されて、極小にすることに努力が傾けられて
いたオフセツト電圧を積極的に利用し、このオフ
セツト電圧を基準電圧として電池電圧を検出する
ことにした。
MOS演算増幅器において、この様なオフセツ
ト電圧に最も寄与するのはMOSの閾値電圧であ
り、これは差動入力トランジスタ対と負荷トラン
ジスタ対のそれぞれの閾値電圧差によつている。
ところが負荷トランジスタの寄与は、差動入力ト
ランジスタのパラメータの関数として作用するか
ら、このオフセツト電圧を一様に出力しようとす
るため、差動入力トランジスタのオフセツト電圧
を利用する。
ト電圧に最も寄与するのはMOSの閾値電圧であ
り、これは差動入力トランジスタ対と負荷トラン
ジスタ対のそれぞれの閾値電圧差によつている。
ところが負荷トランジスタの寄与は、差動入力ト
ランジスタのパラメータの関数として作用するか
ら、このオフセツト電圧を一様に出力しようとす
るため、差動入力トランジスタのオフセツト電圧
を利用する。
本考案は、このように差動入力トランジスタ対
のMOSの閾値電圧差を利用してシフト量αを作
り、所望の演算増幅器を達成することに、特徴が
ある。
のMOSの閾値電圧差を利用してシフト量αを作
り、所望の演算増幅器を達成することに、特徴が
ある。
以下、本考案について実施例をもつて説明す
る。
る。
第２図は本考案に用いる演算増幅器であり、第
１図との違いは、差動入力トランジスタ対２０
４，２０５にある。他は第１図と同様であり、符
号も同じである。２０４は、２０５より閾値電圧
が＋αだけ低いトランジスタであり、この演算増
幅器は、α＝０ならばＶI＝ＶNIとなる入力ＶNI
に対してＶNI＋αなる入力でＶIと比較されるこ
とになる。
１図との違いは、差動入力トランジスタ対２０
４，２０５にある。他は第１図と同様であり、符
号も同じである。２０４は、２０５より閾値電圧
が＋αだけ低いトランジスタであり、この演算増
幅器は、α＝０ならばＶI＝ＶNIとなる入力ＶNI
に対してＶNI＋αなる入力でＶIと比較されるこ
とになる。
このような対になるトランジスタで閾値電圧を
異ならせる構成は、 基板に対して逆伝導型のイオンを一方にチヤ
ンネルドーピングし、その打ち込み電荷量によ
る閾値変移量から構成する。
異ならせる構成は、 基板に対して逆伝導型のイオンを一方にチヤ
ンネルドーピングし、その打ち込み電荷量によ
る閾値変移量から構成する。
一方のゲート材料を変え、仕事関数差による
閾値変移量から構成する。例えば、ポリシリコ
ンによるゲートの場合では、そのポリシリコン
に導入される。不純物量を変える。若しくは、
その伝導タイプの異なつた不純物をポリシリコ
ンに導入する。
閾値変移量から構成する。例えば、ポリシリコ
ンによるゲートの場合では、そのポリシリコン
に導入される。不純物量を変える。若しくは、
その伝導タイプの異なつた不純物をポリシリコ
ンに導入する。
ゲート絶縁膜上に薄い金属層を設け、その上
からイオン（例えばSiイオン）を打ち込み、金
属の反跳打ち込みによるゲート絶縁膜へのトラ
ツプレベルの形成による閾値変移量から構成す
る。
からイオン（例えばSiイオン）を打ち込み、金
属の反跳打ち込みによるゲート絶縁膜へのトラ
ツプレベルの形成による閾値変移量から構成す
る。
一方の基板濃度を濃くすることによる閾値変
移量から構成する。
移量から構成する。
基板に対して同伝導型のイオンを一方にチヤ
ネルドーピングすることによる閾値変移量から
構成する。
ネルドーピングすることによる閾値変移量から
構成する。
一方のゲート絶縁膜の厚さを変えることによ
る閾値変移量から構成する。
る閾値変移量から構成する。
等があるが、MOSの移動度への影響が少ない
，の構成がより良い。
，の構成がより良い。
２０４は、２０５に対して上記の如くして閾値
電圧を変移させたもので、ゲートに破線をそえて
表わしている。
電圧を変移させたもので、ゲートに破線をそえて
表わしている。
勿論、２０５を２０４に対して、上記の構成で
閾値電圧を変移させても良い。
閾値電圧を変移させても良い。
又、１０２，１０３，１０８を２０４の如くゲ
ートに破線をそえたトランジスタとしても良い。
ートに破線をそえたトランジスタとしても良い。
第３図は、本考案の電池電圧検出回路であり、
電子時計等の電池電圧検出回路に利用されるもの
である。
電子時計等の電池電圧検出回路に利用されるもの
である。
φはクロツク入力であり、ＶDDとなる１レベル
の期間が短く（数ｍsec）、接地となる０レベルの
期間が長い（１乃至数sec程度）パルスであり、
はその逆相クロツクである。φがその１レベル
の時この回路は動作し、出力Voutの内容をフリ
ツプフロツプ６０４に書き込み、０レベルの時は
Ａ，Ｂの回路は作動せず、フリツプフロツプ６０
４はホールド状態となる。６０１，６０２，６０
３は、この０レベルの時、Ａ，Ｂの回路の消費電
流を断つために設けられている。Ａの回路は電圧
変換回路であつて、抵抗r1とr2の接続点に
（ｒ２＋ｒ３）ＶＤＤ／ｒ１＋ｒ２＋ｒ３の変換電圧を
、r2とr3の接続点に ｒ３ＶＤＤ／ｒ１＋ｒ２＋ｒ３の変換電圧を発生する。
の期間が短く（数ｍsec）、接地となる０レベルの
期間が長い（１乃至数sec程度）パルスであり、
はその逆相クロツクである。φがその１レベル
の時この回路は動作し、出力Voutの内容をフリ
ツプフロツプ６０４に書き込み、０レベルの時は
Ａ，Ｂの回路は作動せず、フリツプフロツプ６０
４はホールド状態となる。６０１，６０２，６０
３は、この０レベルの時、Ａ，Ｂの回路の消費電
流を断つために設けられている。Ａの回路は電圧
変換回路であつて、抵抗r1とr2の接続点に
（ｒ２＋ｒ３）ＶＤＤ／ｒ１＋ｒ２＋ｒ３の変換電圧を
、r2とr3の接続点に ｒ３ＶＤＤ／ｒ１＋ｒ２＋ｒ３の変換電圧を発生する。
Ｂの回路は演算増幅器であり、比較器として用
いられている。検出電圧をＶ* DDとすると （ｒ２＋ｒ３）ＶＤＤ ＊／ｒ１＋ｒ２＋ｒ３＝ｒ３
ＶＤＤ ＊／ｒ１＋ｒ２＋ｒ３＋α ＶDD *＝α（ｒ１＋ｒ２＋ｒ３）／ｒ２ のＶDD *よりＶDD *＞ＶDDではＱ＝０ ＶDD *＜ＶDDではＱ＝１ となり、ＶDD *よりＶDDが下がると、電子時計で
は電池の寿命の尽きたことを使用者に予告する機
能が動作することになる。
いられている。検出電圧をＶ* DDとすると （ｒ２＋ｒ３）ＶＤＤ ＊／ｒ１＋ｒ２＋ｒ３＝ｒ３
ＶＤＤ ＊／ｒ１＋ｒ２＋ｒ３＋α ＶDD *＝α（ｒ１＋ｒ２＋ｒ３）／ｒ２ のＶDD *よりＶDD *＞ＶDDではＱ＝０ ＶDD *＜ＶDDではＱ＝１ となり、ＶDD *よりＶDDが下がると、電子時計で
は電池の寿命の尽きたことを使用者に予告する機
能が動作することになる。
従つて、この回路においてαは基準電圧の意味
があり、Ｂは比較器と基準電圧源と両方の意味を
有している。しかして、この電池電圧検出回路は
太陽電池の付いた電子時計において、二次電池の
充電電圧を制御するためにも用いられる。
があり、Ｂは比較器と基準電圧源と両方の意味を
有している。しかして、この電池電圧検出回路は
太陽電池の付いた電子時計において、二次電池の
充電電圧を制御するためにも用いられる。
以上述べた如く、本考案の電池電圧検出回路を
用いると演算増幅器は適当なシフト量αを有し、
電池電圧検出回路の比較器としての使用において
ＶNI＋α＝ＶIとなり、αが電池電圧検出回路で
必要となる基準電圧となるため電池電圧検出回路
を簡単な構成でしかもモノリシツクに形成するこ
とができる。
用いると演算増幅器は適当なシフト量αを有し、
電池電圧検出回路の比較器としての使用において
ＶNI＋α＝ＶIとなり、αが電池電圧検出回路で
必要となる基準電圧となるため電池電圧検出回路
を簡単な構成でしかもモノリシツクに形成するこ
とができる。
第１図は従来のMOS演算増幅器。第２図は本
考案に用いるMOS演算増幅器。第３図は本考案
のMOS演算増幅器により構成した電池電圧検出
回路。 ２０４，２０５……差動入力トランジスタ。
考案に用いるMOS演算増幅器。第３図は本考案
のMOS演算増幅器により構成した電池電圧検出
回路。 ２０４，２０５……差動入力トランジスタ。
Claims (1)
- 電池電圧変換回路と演算増幅器よりなる電池電
圧検出回路において、前記電池電圧変換回路は電
池電圧を第１の変換電圧と第２の変換電圧に変換
するための分割抵抗よりなり、前記演算増幅器は
定電圧部，負荷部，差動部，定電流部及び出力部
からなり、前記定電圧部はソースに第１の電源電
位が接続されゲート電極に第２の電源電位が接続
された第１の導電型の第１のMOSとソースに第
２の電源電位が接続され、ゲート電極とドレイン
電極に前記第１のMOSのドレイン電極が接続さ
れた第２の導電型の第２のMOSからなり、前記
負荷部はソース電極が前記第１の電源電位に並列
接続された第１の導電型の第３のMOSと第４の
MOSからなり、前記第３又は第４のMOSのドレ
イン電極が前記第３又は第４のMOSのゲート電
極に接続されて構成され、前記差動部は前記第３
と第４のMOSのドレイン電極とそれぞれ縦続接
続されゲート電極には非反転入力及び反転入力が
それぞれ入力されると共に閾値電圧が相互に一定
量だけ異なる第２導電型の第５のMOSと第６の
MOSからなり、前記定電流部はドレイン電極に
前記第５と第６のMOSのソース電極が接続され
ソース電極には前記第２の電源電位が接続されゲ
ート電極に前記第２のMOSのドレイン電極が接
続された第２導電型の第７のMOSからなり、前
記出力部は前記第１の電源と前記第２の電源の間
に互いに縦続接続されゲート電極に前記第３又は
第４のMOSのドレイン電極が接続された第８の
MOSとゲート電極に前記第２のMOSのドレイン
が接続された第９のMOSからなり、前記演算増
幅器の前記第５のMOSのゲート電極には前記電
池電圧変換回路の前記第１の変換電圧が入力さ
れ、前記第６のMOSのゲート電極には前記第２
の変換電圧が入力されることを特徴とする電池電
圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12056183U JPS5956825U (ja) | 1983-08-02 | 1983-08-02 | 電池電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12056183U JPS5956825U (ja) | 1983-08-02 | 1983-08-02 | 電池電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956825U JPS5956825U (ja) | 1984-04-13 |
| JPS6214733Y2 true JPS6214733Y2 (ja) | 1987-04-15 |
Family
ID=30276268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12056183U Granted JPS5956825U (ja) | 1983-08-02 | 1983-08-02 | 電池電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956825U (ja) |
-
1983
- 1983-08-02 JP JP12056183U patent/JPS5956825U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5956825U (ja) | 1984-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559694A (en) | Method of manufacturing a reference voltage generator device | |
| US4417263A (en) | Semiconductor device | |
| US4309627A (en) | Detecting circuit for a power source voltage | |
| US5159260A (en) | Reference voltage generator device | |
| JPH04312107A (ja) | 定電圧回路 | |
| US6628161B2 (en) | Reference voltage circuit | |
| JP3195770B2 (ja) | 基準電圧発生回路 | |
| JPS6153860B2 (ja) | ||
| JPH0152906B2 (ja) | ||
| JPH11163647A (ja) | スイッチトキャパシタ回路 | |
| JPS6214733Y2 (ja) | ||
| US6229405B1 (en) | Low-voltage oscillation amplifying circuit | |
| JPS6113248B2 (ja) | ||
| JP2679450B2 (ja) | 半導体装置 | |
| JPH10270956A (ja) | オペアンプ位相補償回路およびそれを用いたオペアンプ | |
| JPH0226816B2 (ja) | ||
| JPS645327B2 (ja) | ||
| JPS62156853A (ja) | Ｍｏｓ型可変容量回路 | |
| JPH0234022A (ja) | パルス出力回路 | |
| JPS62222314A (ja) | 温度センサ用定電流回路 | |
| JPS63169113A (ja) | 半導体集積回路 | |
| JP4007441B2 (ja) | ボルテージリファレンス回路 | |
| JPS6235272B2 (ja) | ||
| JPH11150449A (ja) | ヒステリシス入力回路 | |
| JPS58137311A (ja) | 差動ソ−スホロワ回路 |