JPH01180152A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH01180152A JPH01180152A JP63003209A JP320988A JPH01180152A JP H01180152 A JPH01180152 A JP H01180152A JP 63003209 A JP63003209 A JP 63003209A JP 320988 A JP320988 A JP 320988A JP H01180152 A JPH01180152 A JP H01180152A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- synchronization
- block
- frame
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 abstract description 15
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は光フアイバ伝送路を媒体とし、これに適当な
間隔で光中継器を挿入し次ディジタル通信方式に関し、
特に回路動作を安定化することができるフレーム同期方
式に関する。
間隔で光中継器を挿入し次ディジタル通信方式に関し、
特に回路動作を安定化することができるフレーム同期方
式に関する。
従来、この種のフレーム同期方式は同期パルスの個数だ
けフリップフロップ回路を用い、−度に同期パルスの検
出を行なっていた０しかし、情報伝送速度が高まるにつ
れて高速で動作する素子が必要となシ、回路実現性が非
常に困難となっていた。この次め、信号をいくつかの並
列信号に変換して同期をとる必要が生じて来た。
けフリップフロップ回路を用い、−度に同期パルスの検
出を行なっていた０しかし、情報伝送速度が高まるにつ
れて高速で動作する素子が必要となシ、回路実現性が非
常に困難となっていた。この次め、信号をいくつかの並
列信号に変換して同期をとる必要が生じて来た。
第２図は従来のフレーム同期方式を示す回路構成図であ
る。同図において、１はデータ信号が入力する入力端子
、２はクロックが入力するクロック入力端子、３は入力
するデータ信号をＮ個の並列信号に変換する直並列変換
回路、４はクロックをＮ相のクロック信号に分周するＮ
分周回路、５はＮ個の並列信号の同期パターンが７レー
ムカウンタ６から入力するフレームパルスの位を異なる
位置にあったとき不一致パルスを出力する同期パターン
検出回路、Ｔはこの不一致パルスが入力し九ときＮ分周
回路４で作られたクロックを１個分だけ止めてフレーム
カウンタ６の位相をシフトさせるためのゲート回路、８
はＮ個の並列信号が順序に並べ換えられ出力端子９息〜
９ｎから出力する信号入れ換え回路である０ 次に１上記構成によるフレーム同期方式の動作について
説明する０まず、直並列変換回路３は入力端子ＩＫ大入
力るデータ信号をＮ分周回路４により分周され九Ｎ相の
クロック信号により並列信号に変換して、同期パターン
検出回路５および信号入れ換え回路８に出力されるｏし
たがって、同期パターン検出回路５はＮ個の並列信号の
同期ノ々ターンが７レームカウンタ６から送られてくる
フレームパルス位置を示す信号と異なる位置にあるとき
不一致パルスをゲート回路Ｔに出力する。そして、この
ゲート回路Ｔは不一致パルスが入力したとき、Ｎ分周回
路４で作られたクロックを１個分だけ止めフレームカウ
ンタ６の位相をシフトさせ同期パターン検出回路５内で
位置が確認されるまで繰シ返す。そして、同期がとれる
と同期パターン検出回路５から信号入れ換え回路８に制
御信号が送られ、Ｎ個の並列信号が顆序に並べ換えられ
て出力される。
る。同図において、１はデータ信号が入力する入力端子
、２はクロックが入力するクロック入力端子、３は入力
するデータ信号をＮ個の並列信号に変換する直並列変換
回路、４はクロックをＮ相のクロック信号に分周するＮ
分周回路、５はＮ個の並列信号の同期パターンが７レー
ムカウンタ６から入力するフレームパルスの位を異なる
位置にあったとき不一致パルスを出力する同期パターン
検出回路、Ｔはこの不一致パルスが入力し九ときＮ分周
回路４で作られたクロックを１個分だけ止めてフレーム
カウンタ６の位相をシフトさせるためのゲート回路、８
はＮ個の並列信号が順序に並べ換えられ出力端子９息〜
９ｎから出力する信号入れ換え回路である０ 次に１上記構成によるフレーム同期方式の動作について
説明する０まず、直並列変換回路３は入力端子ＩＫ大入
力るデータ信号をＮ分周回路４により分周され九Ｎ相の
クロック信号により並列信号に変換して、同期パターン
検出回路５および信号入れ換え回路８に出力されるｏし
たがって、同期パターン検出回路５はＮ個の並列信号の
同期ノ々ターンが７レームカウンタ６から送られてくる
フレームパルス位置を示す信号と異なる位置にあるとき
不一致パルスをゲート回路Ｔに出力する。そして、この
ゲート回路Ｔは不一致パルスが入力したとき、Ｎ分周回
路４で作られたクロックを１個分だけ止めフレームカウ
ンタ６の位相をシフトさせ同期パターン検出回路５内で
位置が確認されるまで繰シ返す。そして、同期がとれる
と同期パターン検出回路５から信号入れ換え回路８に制
御信号が送られ、Ｎ個の並列信号が顆序に並べ換えられ
て出力される。
上述した従来のフレーム同期方式は、同期パターン検出
回路内の動作が速く、回路を実現することがむずかしい
うえ、低速に落すと回路がかなシ複雑になるという欠点
がある。
回路内の動作が速く、回路を実現することがむずかしい
うえ、低速に落すと回路がかなシ複雑になるという欠点
がある。
この発明に係るフレーム同期方式は、ＮＢＭＢ符号のブ
ロック同期をとるブロック同期手段とフレームパルスを
検出してフレーム同期をとるフレーム同期手段とを互に
独立に動作させるものである０ 〔作用〕 この発明は回路規模を縮少でき、しかも同期復帰時間を
短縮することができる。
ロック同期をとるブロック同期手段とフレームパルスを
検出してフレーム同期をとるフレーム同期手段とを互に
独立に動作させるものである０ 〔作用〕 この発明は回路規模を縮少でき、しかも同期復帰時間を
短縮することができる。
第１図はこの発明に係るフレーム同期方式の一実施例を
示す回路構成図である。同図において、１０はＮ個の並
列信号からブロック同期信号を検出するまでＮ分周回路
４を制御するＮＢＭＢ符号のブロック同期検出回路、１
１はこのＮ個の並列信号からフレームパルスを検出して
カウント開始信号を出力するフレームパルス検出回路、
１２はこのカウント開始信号の入力によりカウント動作
するフレームカウンタ、１３は出力熾子である。
示す回路構成図である。同図において、１０はＮ個の並
列信号からブロック同期信号を検出するまでＮ分周回路
４を制御するＮＢＭＢ符号のブロック同期検出回路、１
１はこのＮ個の並列信号からフレームパルスを検出して
カウント開始信号を出力するフレームパルス検出回路、
１２はこのカウント開始信号の入力によりカウント動作
するフレームカウンタ、１３は出力熾子である。
次に上記構成によるフレーム同期方式の動作について説
明する。まず、直並列変換回路３は入力端子１に入力す
るデータ信号をＮ分周回路４により分周されたＮ相のク
ロック信号により並列信号に変換してブロック同期検出
口ｗｒ１０およびフレームパルス検出＠路１１に出力す
ると共に出力端子９１〜９ｎから出力する。したがって
、ブロック同期検出回路１０はこのＮ個の並列信号から
ブロック同期信号を検出するまでＮ分周回路４を制御し
ブロック同期がとれるまで行なわれる。そして、フレー
ムパルス検出回路１１はとのＮ個の並列信号からフレー
ムパルスを検出してカウント開始信号を７レームカウン
タ１２に出力する。こｐため、フレームカウンタ１２は
このカウント開始信号の入力によシ動作する。このフレ
ームカウンタ１２の動作開始により同期がとれ交ことを
判断することができる。
明する。まず、直並列変換回路３は入力端子１に入力す
るデータ信号をＮ分周回路４により分周されたＮ相のク
ロック信号により並列信号に変換してブロック同期検出
口ｗｒ１０およびフレームパルス検出＠路１１に出力す
ると共に出力端子９１〜９ｎから出力する。したがって
、ブロック同期検出回路１０はこのＮ個の並列信号から
ブロック同期信号を検出するまでＮ分周回路４を制御し
ブロック同期がとれるまで行なわれる。そして、フレー
ムパルス検出回路１１はとのＮ個の並列信号からフレー
ムパルスを検出してカウント開始信号を７レームカウン
タ１２に出力する。こｐため、フレームカウンタ１２は
このカウント開始信号の入力によシ動作する。このフレ
ームカウンタ１２の動作開始により同期がとれ交ことを
判断することができる。
以上詳細に説明したように、この発明に係るフレーム同
期方式によれば、ＮＢＭＢ符号のブロック同期とフレー
ム同期を互に独立に動作させることによ）低速度で動作
させることができ、回路動作の安定化および同期復帰時
間を短縮することができる効果がある０
期方式によれば、ＮＢＭＢ符号のブロック同期とフレー
ム同期を互に独立に動作させることによ）低速度で動作
させることができ、回路動作の安定化および同期復帰時
間を短縮することができる効果がある０
第１図はこの発明に係るフレーム同期方式の一実施例を
示す回路構成図、第２図は従来のフレーム同期方式を示
す回路構成図である０ １・働・・入力端子、２・・・・クロック入力端子、３
・・・・直並列変換回路 ４ ＊ ＊ 令１１Ｎ分周回
路、９＆〜９ｎ ・・Φ・出力端子、１０・拳・・ブ
ロック同期検出、回路、１１・・・・フレーム検出回路
、１２Ｉｌ・・・フレームカウンタ、１３・争・・出力
端子。 特許出願入日本電気株式会社
示す回路構成図、第２図は従来のフレーム同期方式を示
す回路構成図である０ １・働・・入力端子、２・・・・クロック入力端子、３
・・・・直並列変換回路 ４ ＊ ＊ 令１１Ｎ分周回
路、９＆〜９ｎ ・・Φ・出力端子、１０・拳・・ブ
ロック同期検出、回路、１１・・・・フレーム検出回路
、１２Ｉｌ・・・フレームカウンタ、１３・争・・出力
端子。 特許出願入日本電気株式会社
Claims (1)
- Ｎ個のビットを１ブロックとし、１ブロックをＭビット
に変換するＮＢＭＢ符号を用いるディジタル通信方式に
おいて、ＮＢＭＢ符号のブロック同期をとるブロック同
期手段と、フレームパルスを検出してフレーム同期をと
るフレーム同期手段とを備え、前記ブロック同期手段と
前記フレーム同期手段を互に独立に動作させることを特
徴とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003209A JP2814484B2 (ja) | 1988-01-12 | 1988-01-12 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63003209A JP2814484B2 (ja) | 1988-01-12 | 1988-01-12 | フレーム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01180152A true JPH01180152A (ja) | 1989-07-18 |
| JP2814484B2 JP2814484B2 (ja) | 1998-10-22 |
Family
ID=11551053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63003209A Expired - Lifetime JP2814484B2 (ja) | 1988-01-12 | 1988-01-12 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814484B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06205532A (ja) * | 1992-12-26 | 1994-07-22 | U R D:Kk | 電流トランス用安全器 |
-
1988
- 1988-01-12 JP JP63003209A patent/JP2814484B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06205532A (ja) * | 1992-12-26 | 1994-07-22 | U R D:Kk | 電流トランス用安全器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2814484B2 (ja) | 1998-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2970717B2 (ja) | フレ−ム同期回路 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JP2744690B2 (ja) | フレーム同期回路 | |
| JPH01180152A (ja) | フレーム同期方式 | |
| JPH03127526A (ja) | 同期化装置 | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JPH0590970A (ja) | Ｃｍｉエンコーダ回路 | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
| JPH04298133A (ja) | フレーム同期回路 | |
| JPH05327782A (ja) | 速度変換回路 | |
| JP2507514B2 (ja) | ディジタル位相比較器 | |
| JP2745993B2 (ja) | 信号伝送方式 | |
| JPH0426259B2 (ja) | ||
| JPS62137930A (ja) | フレ−ムカウンタ | |
| KR100259767B1 (ko) | 위상 정렬 장치 및 방법 | |
| JPS61205040A (ja) | フレ−ム同期検出装置 | |
| JPH01138831A (ja) | フレーム同期回路 | |
| JPS62213337A (ja) | フレ−ム同期保護方式 | |
| JPS63245033A (ja) | 高速フレ−ム同期方式 | |
| JPH0134491B2 (ja) | ||
| JPH02156743A (ja) | フレーム同期保護方式 | |
| JPS63122066A (ja) | クロツク同期回路 | |
| JPS62146029A (ja) | Ｐｃｍデ−タ多重変換装置の同期回路 | |
| JPH07264155A (ja) | 速度変換装置 | |
| JPS62147831A (ja) | 同期保護回路 |