JPS62150747A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62150747A JPS62150747A JP29634685A JP29634685A JPS62150747A JP S62150747 A JPS62150747 A JP S62150747A JP 29634685 A JP29634685 A JP 29634685A JP 29634685 A JP29634685 A JP 29634685A JP S62150747 A JPS62150747 A JP S62150747A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxide film
- region
- base
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000001459 lithography Methods 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000002844 melting Methods 0.000 abstract description 5
- 230000008018 melting Effects 0.000 abstract description 5
- 238000005245 sintering Methods 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置に係わり、特に、半導体基板に形成
されるｐｎ接合を金属配線材のシンタリングによる短絡
から保護する絶縁膜を設けた半導体装置に関する。
されるｐｎ接合を金属配線材のシンタリングによる短絡
から保護する絶縁膜を設けた半導体装置に関する。
〈従来の技術〉
第４図は従来の典型的なバイポーラトランジスタを示す
断面図であり、図において、１は半導体基板を、２はベ
ース領域を、３はエミッタ領域をそれぞれ示している。
断面図であり、図において、１は半導体基板を、２はベ
ース領域を、３はエミッタ領域をそれぞれ示している。
ベース領域２にはベース電極４がコンタクト孔を介して
電気的に接続されており、一方、エミッタ領域３にはエ
ミッタ電極５がコンタクト孔を介して接触している。か
かる従来のバイポーラトランジスタは、ベース電極４と
エミッタ電極５とのコンタクト孔７，８をそれぞれ穿設
するリソグラフィ工程と、ベース電極４とエミッタ電極
５とを形成するりソゲラフイエ程が別々であるので、電
極形成時のりソゲラフイエ程で使用するマスクには、各
リングラフィ工程におけるマスク合せの誤差等を見込ん
だパターンが形成されている。その結果、ベース電極４
とエミッタ電極５との間隔が大きくなり、ベース領域２
の占有面積が広くなっていた。かかるベース領域２の面
積増加は、集積密度の向上に不適なばかりか。
電気的に接続されており、一方、エミッタ領域３にはエ
ミッタ電極５がコンタクト孔を介して接触している。か
かる従来のバイポーラトランジスタは、ベース電極４と
エミッタ電極５とのコンタクト孔７，８をそれぞれ穿設
するリソグラフィ工程と、ベース電極４とエミッタ電極
５とを形成するりソゲラフイエ程が別々であるので、電
極形成時のりソゲラフイエ程で使用するマスクには、各
リングラフィ工程におけるマスク合せの誤差等を見込ん
だパターンが形成されている。その結果、ベース電極４
とエミッタ電極５との間隔が大きくなり、ベース領域２
の占有面積が広くなっていた。かかるベース領域２の面
積増加は、集積密度の向上に不適なばかりか。
ベース・コレクタ接合容量の増加、さらにはベースミ極
４とエミッタ電極５との間隔が大きいことによるベース
抵抗の増加となり、バイポーラトランジスタの高周波特
性を悪化させる原因となっていた。
４とエミッタ電極５との間隔が大きいことによるベース
抵抗の増加となり、バイポーラトランジスタの高周波特
性を悪化させる原因となっていた。
かかる従来のバイポーラトランジスタの欠点に鑑み、本
願出願人は１本願と同日出願に係わる特許出願において
、半導体基板表面部の第１導電型領域を露出し該第１導
電型領域に第１配線を電気的に接続する工程と、前記第
１導電型領域と第１配線とを絶縁層で被い該絶縁層に孔
を穿設して第１導電型領域の一部を露出させる工程と、
前記絶縁層に穿設された孔から不純物を第１導電型領域
の一部に導入し第２導電型領域を形成する工程と、前記
孔を介して第２導電型領域に電気的に接続された第２配
線を形成する工程とを含む半導体装置の配線形成方法を
提案した。
願出願人は１本願と同日出願に係わる特許出願において
、半導体基板表面部の第１導電型領域を露出し該第１導
電型領域に第１配線を電気的に接続する工程と、前記第
１導電型領域と第１配線とを絶縁層で被い該絶縁層に孔
を穿設して第１導電型領域の一部を露出させる工程と、
前記絶縁層に穿設された孔から不純物を第１導電型領域
の一部に導入し第２導電型領域を形成する工程と、前記
孔を介して第２導電型領域に電気的に接続された第２配
線を形成する工程とを含む半導体装置の配線形成方法を
提案した。
〈発明の解決しようとする問題点〉
上記本願と同日出願に係わる半導体装置の配線形成方法
にあっては、第１配線と第２配線との間隔を第１配線を
パターン形成するためのマスクと第２導電型領域を形成
するための孔を穿設するマスクとのマスク合せ誤差のみ
マージンとしておけばよく、第２導電型領域に電気的に
接続される第２配線と第１配線との間隔を大幅に減少さ
せることができた。
にあっては、第１配線と第２配線との間隔を第１配線を
パターン形成するためのマスクと第２導電型領域を形成
するための孔を穿設するマスクとのマスク合せ誤差のみ
マージンとしておけばよく、第２導電型領域に電気的に
接続される第２配線と第１配線との間隔を大幅に減少さ
せることができた。
しかしながら、上記配線形成方法にあっては、第１導電
型領域の面積を減少させるには、第１配線を可及的に半
導体基板と第１導電型領域との接合面近傍に位置させる
のが望ましく、第１配線を金属で形成した場合には、第
２導電型領域の形成時に半導体基板が加熱されるとシン
タリングが生じ、半導体基板と第１導電型領域とが短絡
するという問題点があった。
型領域の面積を減少させるには、第１配線を可及的に半
導体基板と第１導電型領域との接合面近傍に位置させる
のが望ましく、第１配線を金属で形成した場合には、第
２導電型領域の形成時に半導体基板が加熱されるとシン
タリングが生じ、半導体基板と第１導電型領域とが短絡
するという問題点があった。
く問題点を解決するための手段〉
本発明は、酸化膜で画成された半導体基板表面部に該半
導体基板と逆導電型の不純物を導入して形成された不純
物領域と、該不純物領域に電気的に接続され該不純物領
域から前記酸化膜上にかけて延在する金属配線とを有す
る半導体装置において、前記金属配線を前記半導体基板
と不純物領域との接合面から隔絶させる絶縁膜を設けた
ことを要旨とする。
導体基板と逆導電型の不純物を導入して形成された不純
物領域と、該不純物領域に電気的に接続され該不純物領
域から前記酸化膜上にかけて延在する金属配線とを有す
る半導体装置において、前記金属配線を前記半導体基板
と不純物領域との接合面から隔絶させる絶縁膜を設けた
ことを要旨とする。
〈作用および効果〉
上記本願発明に係わる半導体装置にあっては、不純物領
域の面積を減少させるべく金属配線と該不純物領域との
接続位置を可及的に酸化膜に近ずけても、絶縁膜が金属
配線を半導体基板と不純物領域との接合面から隔絶して
いるので、金属配線の形成後に加熱工程があっても、シ
ンタリングによる半導体基板と不純物領域との短絡が生
ぜず。
域の面積を減少させるべく金属配線と該不純物領域との
接続位置を可及的に酸化膜に近ずけても、絶縁膜が金属
配線を半導体基板と不純物領域との接合面から隔絶して
いるので、金属配線の形成後に加熱工程があっても、シ
ンタリングによる半導体基板と不純物領域との短絡が生
ぜず。
半導体装置の製造歩留まりを向上させることができる。
〈実施例〉
第１図乃至第２図は本発明の一実施例を示す断面図と平
面図であり、この−実施例は本発明をバイポーラトラン
ジスタに適用したものであり、１１は半導体基板、１２
はベース領域、１３はエミッタ領域をそれぞれ示してい
る。ベース領域１２はパターン形成された酸化膜１４で
規定されており、ベース領域１２に電気的に接続された
高融点金属のベース電極１５は、ベース領域１２から酸
化膜１４上にかけて延在している。このベース電極１５
は層間絶縁膜１６で被われており、この層間絶縁膜１６
上に敷設されたアルミニウムのエミッタ電極１７は、層
間絶縁膜１６を貫通してエミッタ領域１３に電気的に接
続されている。上述の酸化膜１４とベース電極１５との
間には薄い酸化膜１８が介在しており、該酸化膜１８は
ベース電極１５を半導体基板１１とベース領域１２との
接合面から隔絶している。
面図であり、この−実施例は本発明をバイポーラトラン
ジスタに適用したものであり、１１は半導体基板、１２
はベース領域、１３はエミッタ領域をそれぞれ示してい
る。ベース領域１２はパターン形成された酸化膜１４で
規定されており、ベース領域１２に電気的に接続された
高融点金属のベース電極１５は、ベース領域１２から酸
化膜１４上にかけて延在している。このベース電極１５
は層間絶縁膜１６で被われており、この層間絶縁膜１６
上に敷設されたアルミニウムのエミッタ電極１７は、層
間絶縁膜１６を貫通してエミッタ領域１３に電気的に接
続されている。上述の酸化膜１４とベース電極１５との
間には薄い酸化膜１８が介在しており、該酸化膜１８は
ベース電極１５を半導体基板１１とベース領域１２との
接合面から隔絶している。
次に、第１図に示された半導体装置の製造方法について
説明する。まず、ｎ型の半導体基板１１の表面を熱酸化
して酸化膜１４を成長させた後、この酸化膜１４を選択
的にエツチング除去して半導体基板１１の表面を一部露
出し、この露出された半導体基板１１にｐ型の不純物を
導入してべ一ス領域１２を形成する。続く工程では、ベ
ース領域１２をＣＶＤ酸化膜１８で薄く被い、酸化膜１
４近傍を除き除去する。あるいは、ベース領域１２を形
成する工程として、ベース領域１２を形成するとともに
、ベース領域１２上に熱酸化膜を成長させて、該熱酸化
膜を上記Ｃ’ＶＤ酸化膜１８の代りに用いてもよい。し
かる後、ＣＶＤ酸化膜１８の表面に高融点金属、例えば
モリブデン、チタン、タングステン等をスパッタリング
等で全面に被着させ、リソグラフィ工程により高融点金
属をパターン形成してベース電極１５を形成する。ベー
ス電極１５の形成後、二酸化シリコンが堆積され、ベー
ス電極１５を完全に被う、この二酸化シリコンの層間絶
縁膜１６は、リソグラフィ工程により選択的に除去され
、ベース領域１２の一部が露出される。この後、露出し
たベース領域１２にｎ型の不純物をイオン注入しアニー
ルを行ってエミッタ領域１３を形成し、該エミッタ領域
１３と層間絶縁膜１６とをアルミニウムで全面的に被い
、このアルミニウムをパターン形成してエミッタ電極１
７を完成させる 従って、一実施例ではベース電極１５とエミッタ電極１
７との間隔はマスク合せの誤差のみ考慮して定めること
ができ、ベース領域１２の面積減少を図ることができる
。しかも、エミッタ領域１３の形成過程で加熱されても
、酸化膜１８が介在しているのでシンタリングによる半
導体基板１１とベース電［１５との短絡は生じない。
説明する。まず、ｎ型の半導体基板１１の表面を熱酸化
して酸化膜１４を成長させた後、この酸化膜１４を選択
的にエツチング除去して半導体基板１１の表面を一部露
出し、この露出された半導体基板１１にｐ型の不純物を
導入してべ一ス領域１２を形成する。続く工程では、ベ
ース領域１２をＣＶＤ酸化膜１８で薄く被い、酸化膜１
４近傍を除き除去する。あるいは、ベース領域１２を形
成する工程として、ベース領域１２を形成するとともに
、ベース領域１２上に熱酸化膜を成長させて、該熱酸化
膜を上記Ｃ’ＶＤ酸化膜１８の代りに用いてもよい。し
かる後、ＣＶＤ酸化膜１８の表面に高融点金属、例えば
モリブデン、チタン、タングステン等をスパッタリング
等で全面に被着させ、リソグラフィ工程により高融点金
属をパターン形成してベース電極１５を形成する。ベー
ス電極１５の形成後、二酸化シリコンが堆積され、ベー
ス電極１５を完全に被う、この二酸化シリコンの層間絶
縁膜１６は、リソグラフィ工程により選択的に除去され
、ベース領域１２の一部が露出される。この後、露出し
たベース領域１２にｎ型の不純物をイオン注入しアニー
ルを行ってエミッタ領域１３を形成し、該エミッタ領域
１３と層間絶縁膜１６とをアルミニウムで全面的に被い
、このアルミニウムをパターン形成してエミッタ電極１
７を完成させる 従って、一実施例ではベース電極１５とエミッタ電極１
７との間隔はマスク合せの誤差のみ考慮して定めること
ができ、ベース領域１２の面積減少を図ることができる
。しかも、エミッタ領域１３の形成過程で加熱されても
、酸化膜１８が介在しているのでシンタリングによる半
導体基板１１とベース電［１５との短絡は生じない。
第３図は本発明の他の実施例を示す断面図であり、上記
一実施例と同一構成部分には同一符号のみ附して詳細な
説明は省略する。第３図の他の実施例にあっては、ベー
ス領域１２を薄い酸化膜２８で被った後、ベース電極１
５をベース領域１２に接続すべくコンタクト孔２９を穿
設し、続いて。
一実施例と同一構成部分には同一符号のみ附して詳細な
説明は省略する。第３図の他の実施例にあっては、ベー
ス領域１２を薄い酸化膜２８で被った後、ベース電極１
５をベース領域１２に接続すべくコンタクト孔２９を穿
設し、続いて。
ベース電極１５を形成する。従って、酸化膜２８はコン
タクト孔２９と、後の工程で層間絶縁膜１６と共に穿設
されるエミッタ電極用のコンタクト孔３０との形成され
る部分を除き半導体基板の表面を被うことになる。
タクト孔２９と、後の工程で層間絶縁膜１６と共に穿設
されるエミッタ電極用のコンタクト孔３０との形成され
る部分を除き半導体基板の表面を被うことになる。
第１図は本発明の一実施例の断面図、第２図番士−実施
例の平面図、第３図は他の実施例の断面図、第４図は従
来例の断面図である。 １１・・・・・半導体基板、 １２・・・・・不純物領域。 １４・・・・・酸化膜。 １５・・・・・金属配線、 １８・・・・・絶縁膜。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第３図 第４回
例の平面図、第３図は他の実施例の断面図、第４図は従
来例の断面図である。 １１・・・・・半導体基板、 １２・・・・・不純物領域。 １４・・・・・酸化膜。 １５・・・・・金属配線、 １８・・・・・絶縁膜。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第３図 第４回
Claims (1)
- 酸化膜で画成された半導体基板表面部に該半導体基板と
逆導電型の不純物を導入して形成された不純物領域と、
該不純物領域に電気的に接続され該不純物領域から前記
酸化膜上にかけて延在する金属配線とを有する半導体装
置において、前記金属配線を前記半導体基板と不純物領
域との接合面から隔絶させる絶縁膜を設けて成る半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296346A JPH0618235B2 (ja) | 1985-12-24 | 1985-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296346A JPH0618235B2 (ja) | 1985-12-24 | 1985-12-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62150747A true JPS62150747A (ja) | 1987-07-04 |
| JPH0618235B2 JPH0618235B2 (ja) | 1994-03-09 |
Family
ID=17832358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296346A Expired - Lifetime JPH0618235B2 (ja) | 1985-12-24 | 1985-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618235B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154966A (en) * | 1978-05-29 | 1979-12-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor electron device |
| JPS5738028A (en) * | 1980-08-19 | 1982-03-02 | Hitachi Ltd | Gate circuit for gate turnoff thyristor |
-
1985
- 1985-12-24 JP JP60296346A patent/JPH0618235B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154966A (en) * | 1978-05-29 | 1979-12-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor electron device |
| JPS5738028A (en) * | 1980-08-19 | 1982-03-02 | Hitachi Ltd | Gate circuit for gate turnoff thyristor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618235B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4127931A (en) | Semiconductor device | |
| US4074304A (en) | Semiconductor device having a miniature junction area and process for fabricating same | |
| US4306915A (en) | Method of making electrode wiring regions and impurity doped regions self-aligned therefrom | |
| JPH0897310A (ja) | 半導体集積回路装置の製造方法 | |
| JP3152959B2 (ja) | 半導体装置及びその製造方法 | |
| US4709469A (en) | Method of making a bipolar transistor with polycrystalline contacts | |
| JPS5915495B2 (ja) | 半導体装置 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPH0618235B2 (ja) | 半導体装置 | |
| JPH0123951B2 (ja) | ||
| JPH09102604A (ja) | 半導体装置 | |
| JP2982510B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6120141B2 (ja) | ||
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPS6258152B2 (ja) | ||
| JPH0282639A (ja) | 半導体装置およびその製造方法 | |
| JPS62150748A (ja) | 半導体装置の配線形成方法 | |
| JP2000252289A (ja) | バイポーラトランジスタとその製造方法 | |
| JPS61274324A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH0475346A (ja) | 半導体装置の製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH061785B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS61129868A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |